"logic2"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog plc vhdl 논리회로 FPGA plc제어 논리회로설계 VHDL 시계 전전설2 1주차 전전설2 4주차

판매자 표지는 다운로드시 포함되지 않습니다.

"logic2" 검색결과 21-40 / 6,430건

원효의 모순 통섭 논리에서 나타나는 연기법의 의미 - 『기신론소』「종체문(宗體門)」 초반 2구절의 번역을 중심으로 - (The Meaning of Dependent Arising Revealed in the Logic of Solving Contradictions by Wonhyo - “by focusing on translating two front phrases in the paragraph of the most important base in Wonhyo's comme)

동국대학교 불교문화연구원 강찬국

논문 | 19페이지 | 무료 | 등록일 2025.05.03 | 수정일 2025.05.16

다운로드
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 5주차 예비+결과(코드포함) Combinational_Logic_Design_II Decoder, Encoder and MUX

1.2-bits 2:1 MUXFig.1.은 2-bits 2:1 MUX의 시뮬레이션 결과이다. 인풋 I0, I1이 2비트이고, S는 0또는 1이며 S의 값에 따라 Z가 결정 ... 된다. 결과의 정확성 검증은 결론에서 다룰 예정이다.2.4:1 MUX 예비보고서에서는 2-bits 4:1 MUX를 설계했으나, 1-bit 4:1 MUX로 시뮬레이션을 다시 수행하였다.코드 ... 는 Fig.2.와 같이 구성하였는데 인풋의 비트만 바뀌었다. Fig.3.은 시뮬레이션 결과이다. 마찬가지로 결론 분에서 검증을 할 예정이다.다.결론 및 토의1)실험결과검증 및 정리1

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 7주차 예비+결과(코드포함) 자판기 Sequential_Logic_Design_II FSM and Clocked_Counter

I.INTRODUCTION본 보고서는 예비보고서에서 조사한 State machine 정보와 여러 예외사항을 반영하여 작성한 State diagram을 기반으로 설계한 Vending machine의 code 및 시뮬레이션 결과를 확인 및 검증에 관한 보고서이다.II.Ve..

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 6주차 예비+결과(코드포함) Sequential_Logic_Design_I Flip-Flop, Register and SIPO

Abstract Flip-Flop을 사용하여 clock divider를 설계한다. 1/2, 1/4, 1/5 divider를 설계하고, Master Slave 1bit JK ... .INTRODUCTION본 실험은 D Flip Flop을 활용한 1/2 Clock Divider, 1/4 Clock Divider, 1/5 Clock Divider, Master ... .1/2 Clock Divider- 1/2 Clock Divider의 설계 code는 Fig.1 및 Fig.2과 같다. Fig.1에서 D Flip Flop을 구현하고, Fig.2

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
2 MOSFET Digital Logic Gate 결과

GATEVAVBVout0V0V4.2V0V5V0.0007V5V0V0.0008V5V5V0.0002V○ 위와 같은 실험회로의 Logic GATE 를 구성하여 Vout의 전압을 측정한 결과이 ... Logic 을 결정하는 회로이다. 간단히 설명하자면, VA나 VB는 MOSFET의 GATE와 연결되어 있어, 둘 모두가 문턱전압 이상의 HIGH 신호가 들어오면 M2, M3 트랜지스터 ... < 02. MOSFET Digital Logic Gate 결과보고서 >20133172 채 현실험 결과[ 실험 1 MOSFET NAND GATE ]( Active Load를 이용

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2017.12.27

다운로드 장바구니
서강대학교 디지털논리회로실험_2 Digital logic gate

디지털 논리회로 실험 결과 보고서2주차 Digital logic gate5조 20161510 윤수찬1. 실험제목 : Digital Logic gate2. 실험 목표- TTL ... 논리회로를 구현할 수 있다.그림 2.1은 이들의 진리표와 symbol들을 보여준다. AND와 OR logic의 출력에 inverter symbol을 추가하여 NAND와NOR ... gates를 정의하며 그림 2.2에 진리표와 symbol을 표시하였다.그림 SEQ 그림 \* ARABIC12)Transistor-transistor logic: TTLLogic

Non-Ai HUMAN
| 리포트 | 21페이지 | 1,000원 | 등록일 2020.08.12

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (4) Arithmetic Logic and Comparator

Arithmetic Logic and Comparatorpost-lab reportArithmetic Logic and Comparatorpost-lab report과목명전자전기 ... 컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. Adder (03)2.1.1 ... . Half Adder (03)2.1.2. Full Adder (03)2.1.3. 4-bit Ripple Carry Adder (04)2.2. 4-bit Comparator (04)Ⅱ

Non-Ai HUMAN
| 리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL

Logic Design using Verilog HDLpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자Logic ... Gate (35)2.2. NAND Gate (52)2.3. 3-input NOR Gate (69)Ⅲ. 결론 (83)Ⅳ. 참고문헌 (84)Logic Design using Verilog ... Design using Verilog HDL(3주차)post-lab report1목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. HDL (03)2.2

Non-Ai HUMAN
| 리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

다운로드 장바구니
Lab#05 Combinational Logic Design 2

Post-Lab ReportLab#05 Combinational Logic Design 2@ Decoder, Encoder and Mux담당 교수강 상 혁담당 조교실 험 일실 험 ... ) iMPACT를 이용해 FPGA에 프로그래밍을 한다.바) 프로그래밍을 완료 한 후 장비에서의 동작을 확인한다.2) 2:1 Mux Logic design가) 프로젝트를 생성한다.(Top ... & Methods5가. Materials5나. Methods5다. Precaution63. Supposed Data7가. Prelab1. 3:8 Decoder7나. Prelab2. 2:1

Non-Ai HUMAN
| 리포트 | 26페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
Lab#07 Sequential Logic Design2

Pre-Lab ReportLab#07 Sequential Logic Design2@ FSM and Clocked_Counter담당 교수강 상 혁담당 조교박 재 민실 험 일실 험 ... . Referrence101. Introduction가. Purpose of this labSequential Logic Circuit의 작동원리를 이해하고 Verilog HDL을 통하 ... 여 Sequential Logic Circuit을 설계한다. 특히 FSM과 Clocked_Counter에 집중해서 살펴보도록 한다.나. Essential Backgrounds1

Non-Ai HUMAN
| 리포트 | 23페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 결과레포트

한 Sequential Logic 설계2. 실험결과 및 사진SR Flip-FlopT Flip-FlopD Flip-FlopSR Latch module Test Bench sourceSR Latch ... 1Result report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕으로 작성 ... module source1. Design Source 2. Design Test Bench source 3. Run Simulation Result4. Set FPGA Pin3

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

한 Sequential Logic 설계2. 실험목적① Hardware Description Language(HDL)을 이해하고 그 사용방법을 익힌다.② Field Programmable ... 1Preliminary report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕 ... Artix-7 FPGA Board1985년 미국 Xilinx사에서 최초로 개발했다. PLD(Programmabe Logic Device) 이며 특징은 I/O블록, 0 내부에 소형

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 결과 보고서

디지털논리회로실험서강대학교 전자공학과2017년 2학기 결과레포트실험2. Digital Logic Gates실험2. Digital Logic Gates1. 실험목적1. TTL ... 의 동작원리를 확인한다.2. 주어진 진리표를 논리식으로 최적화 한다.3. 논리식을 TTL로 구현하여 그 동작을 확인한다.4. Xilinx ISE로 설계된 회로를 FPGA로 구현하고 그 ... 동작을 확인한다.2. 퀴즈 답안지 및 정답1. a. PSW Push Button Switch는 버튼을 눌렀을 경우 (HIGH) 상태이다.b. Dip SW는 Switch가 위로 가

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 예비 보고서

디지털논리회로실험예비 보고서[2주차]실험 2. Digital Logic Gates1. 실험 목적1) TTL의 동작 원리를 확인한다.2) 주어진 진리표를 논리식으로 최적화한다.3 ... 고 회로의 고집적화가 어렵다는 단점이 있으며 이를 보완한 CMOS의 등장 전까지 널리 사용되었다.2) TTL의 Logic voltage Level① 입력 단자에서 LOW로 인식 ... ) 논리식을 TTL로 구현하여 그 동작을 확인한다.4) Xilinx ISE로 설계된 회로를 FPGA로 구현하고 그 동작을 확인한다.2. 관련 이론1) TTL (Transistor

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 결과 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Post Lab-07Sequential Logic 2(Finite State Machine)실 험 날 짜학 번이 름목차1. 실험 결과 ... benchsimulation2) 응용과제0 또는 1이 랜덤하게 입력되는 상황에서 ‘1011’ 의 패턴이 발견 될 때마다 1을 출력하고 그 외에는 0을 출력하는 시스템을 Moore 머신으로 디자인 하시오.c ... lk = 1 kHz입력: 버튼 SW1, 2를 사용Button SW1을 누르면 bit 1 입력Button SW2를 누르면 bit 0 입력출력: LED1버튼입력은 실습 3에서 만든

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Pre La-05Combinational Logic 1실 험 날 짜학 번이 름목차1. 실험 목적 ... , Mux/Demux인 조합회로를 Verilog HDL 언어를 사용하여 설계 및 실험하고자 한다.2. 배경 이론조합논리 회로조합논리 회로는 입력에 의해 출력이 결정되는 회로 ... 회로이다.Encoder인코더는 부호기로 10진을 2진으로 바꾸는 역할을 한다. 즉, 외부에서 들어오는 임의의 신호를 부호화 된 신호(0과 1)로 변환한다. 다음은 4 to 2 인코

Non-Ai HUMAN
| 리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 예비 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Pre Lab-07Sequential Logic 2(Finite State Machine)실 험 날 짜학 번이 름목차1. 실험 목적 ... machine의 이해도를 높이고 동작을 확인해본다.2. 배경 이론1) Finite State Machine (FSM)FSM은 정해진 개수의 상태를 가지고, 상태의 천이를 통해 출력 ... 값을 결정하는 조합회로 블록이때 두가지의 종류Moore Machine 과 Mealy Machine가 있다.2) Moore Machine 과 Mealy Machine(1) Moore

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 결과 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Post Lab-05Combinational Logic 2실 험 날 짜학 번이 름목차1. 실험 결과 ... ) 2:4 Decoder1) case문을 사용하는 Behavioral Level modelingBehavioral Level modeling 이용한2:4 Decodertest ... benchsimulationpin2) combo box 작동결과00 – 000101 – 001010 – 010011 - 1000(2) 4:2 Encoder1) Gate primitive

Non-Ai HUMAN
| 리포트 | 22페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

전자전기컴퓨터공학부 설계 및 실험2Post Lab-02Schematic Designwith Logic Gates실 험 날 짜학 번이 름목차1. 실험 목적 ... . 실험 목적Verilog HDL 언어를 이용하여 디지털 회로를 디자인을 하기에 앞서 Schematic 설계를 수행한다. ISE의 여러 logic gate 및 도구들을 사용해 최종 ... 적으로 FPGA Device Configuration의 동작을 확인하는 것이 목적이다.2. 배경 이론1) Xilinx ISE란?Xilinx ISE는 FPGA를 설계하기 위한 tool이

Non-Ai HUMAN
| 리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 예비 레포트 Combinational Logic 1

전자전기컴퓨터공학부 설계 및 실험2Pre La-04Combinational Logic 1실 험 날 짜학 번이 름목차1. 실험 목적 ... 를 사용하여 Combinational Logic을 설계 및 실험한다.2. 배경 이론always 구문과 initial 구문의 차이점-always: 시뮬레이션 하는 동안 계속 동작한다. ... -initial: 최소 한번만 실행된다.테스트벤치 구문에서 20ns 주기로 1과 0을 토글링 하는 신호를 생성하는 코드2’s complement (2진 보수) 방식으로 -8 ~ 7

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니

이전10개 123 4 5 6 7 8 9 10 다음10개

파워링크

신청하기