"logic2"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 디지털집적회로 plc제어 vhdl 전감산기 verilog 논리회로설계 엘리베이터 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"logic2" 검색결과 61-80 / 6,398건

판매자 표지

A+ 연세대학교 기초디지털실험 4주차 결과보고서 Combinational Logic

0. 들어가며논리 회로에는 combinational logic 회로와 sequential logic 회로, 두 가지 유형이 있다. 그 중 이번 주 실험에서는 조합 논리 회로 ... 을 이해한 후에는 위 예시 중 DEMUX와 Decoder를 Verilog HDL로 구현하고 waveform 시뮬레이션과 PYNQ-Z2 보드 프로그래밍을 통해 모듈의 동작을 확인한다.1 ... . 이론1.1 Combinational Logic논리 회로는 0과 1로 이루어진 디지털 정보를 사용하며, 이러한 논리 회로는 크게 combinational logic 회로와 s

리포트 | 11페이지 | 1,000원 | 등록일 2025.02.19

다운로드 장바구니
판매자 표지

논리회로및실험 레포트

논리회로및실험 결과레포트20000001 임0000000000학부1. 실습목표: 프로젝트 디렉토리를 만든다. 코드를 이해하고 설명할 수 있다.2. 실습내용:--COUNT_8BIT ... .VDLIBRARY IEEE; --IEEE라는 라이브러리를 사용함USE IEEE.STD_LOGIC_1164.ALL; --STD_LOGIC_1164안에 정해진 타입이나 함수사용USE ... IEEE.STD_LOGIC_UNSIGNED.ALL; --STD_LOGIC_UNSIGNED안에 정해진 타입이나 함수사용ENTITY COUNT_8BIT IS --이름 혹은 명칭PORT

리포트 | 4페이지 | 1,000원 | 등록일 2024.07.14

다운로드 장바구니
석탄 화력발전소 연소공기량 제어 동특성 개선방안 (Dynamic Response Improvement Method for Combustion Air Flow Control in Coal Fired Power Plant)

한국조명.전기설비학회 유광명

논문 | 8페이지 | 무료 | 등록일 2025.04.13 | 수정일 2025.05.09

다운로드
Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 NAND2,NOR2.X

1. 실험 제목 [Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증]2. 실험 목적-Hardware Description Language(HDL)을 이해 ... (Altera, Xilinx)-Vivado Design Suite 2014.4-Digilent adept system_v2.16.44. 관련 이론-FPGAFPGA(field

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.06.20

다운로드 장바구니
판매자 표지

[아동발달] 아동기 인지 발달 내에서 논리적 사고 시작의 필요한 개념 습득에 대해 서술하시고, 개념 중 한 가지를 선택하여 구체적인 예를 설명하시오

. 인지발달과 논리적 사고2. 아동기 인지 발달 내에서 논리적 사고 시작의 필요한 개념 습득1) 보존논리(Conservation logic)2) 비례논리(Proportion logic ... (Combination logic)3. 개념 중 한 가지를 선택하여 구체적인 예를 설명 - 변인통제논리(Control of variable logic)1) 문제 인식2) 가설설정3) 변인 ... 순서나 형태를 바꾸어 여러 가지 방식으로 제시한다 하더라도 항상 변하지 않는다는 것을 아는 능력을 의미한다.2) 비례논리(Proportion logic)비례논리란 어떤 두 비에 있

리포트 | 6페이지 | 3,000원 | 등록일 2024.12.16

다운로드 장바구니
대기업 회사 실무형 보고서 양식_로직트리(Logic Tree)

Logic Tree C Head Message Chapter A ( 주요 현황 ) comment Level 1 (Big Y) Value Value Level 2 (Little Y ... -1) Level 3 (Little Y-2) Level 4 (Value) As is To be comment comment Chapter B ( 효과 분석 ) Summary 1 ... Summary 2 Summary 3 Text or Chart Text or Chart Text or Chart{nameOfApplication=Show}

Non-Ai HUMAN
| ppt테마 | 1페이지 | 1,500원 | 등록일 2021.01.02

다운로드 장바구니
Floating Gate FET를 위한 수직 전계 효과 트랜지스터의 집적 공정 개발 및 특성 분석 (Process Integration of Vertical Field Effect Transistors for Floating Gate FET)

대한전자공학회 정인우, 백승재

논문 | 7페이지 | 무료 | 등록일 2025.07.05 | 수정일 2025.07.10

다운로드
판매자 표지

[WEST프로그램] 2024중기 합격자 Resume (CV)

Science in Electronic EngineeringRelevant coursework:C Programming, Elementary Digital Logic, Circuit ... mechanics and user interface.Implemented logic for game controls, collision detection, and score ... on an FPGA using Xilinx Vivado.Developed and simulated the timing logic, optimizing the design for

자기소개서 | 2페이지 | 4,000원 | 등록일 2025.01.09

다운로드 장바구니
서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers

하고 ISE의 simulation 기능에 대해 배운다.2. 실험 이론● Sequential logic circuitCombinational logic circuit ; 조합 논리회로 ... logic circuit ; 순차 논리회로에서는 이전의 회로 상태가 다음 출력에 영향을 미치는데, 이는 보통 활성화되는 주기를 가진 clock이라는 신호에 의해 출력이 결정되는 시점

리포트 | 24페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니
판매자 표지

A+ 연세대학교 기초디지털실험 6주차 결과보고서 Finite State Machine

0. 들어가며Sequential Logic 회로는 현재의 입력뿐만 아니라 이전 출력에 따라 출력을 생성하므로, Combinational Logic 회로보다 더 복잡한 경우가 많 ... 다. 이러한 Sequential Logic 회로의 동작을 더 명확하게 설명하기 위해 Finite State Machine (FSM) 개념이 필요하다. 먼저 FSM의 정의와 유형 ... 된 이 다이어그램을 통해 FSM을 설명할 수 있다. 그림 1은 세 개의 상태를 가진 FSM의 예시로써 각 입력에 따라 정해진 상태로 전이되는 것을 표현한다.1.2 Mealy Machine

리포트 | 14페이지 | 1,500원 | 등록일 2025.02.19

다운로드 장바구니
판매자 표지

마이크로프로세서응용 Lab 6 레포트

한다. 즉, 이렇게 2가지 edge에서 모두 인터럽트가 발생하도록 하기 위해서 EICRA 값을 0x04로 설정하여 logical change 형태로 설정한다. 위의 코드를 살펴보 ... 작동결과 버튼을 통해서 외부 인터럽트를 부여할 수 있었다. 이때 버튼을 눌렀을 때, 버튼에서 손을 뗐을 때 이 2 동작 모두에서 인터럽트가 발생하였다. 아무것도 안했을 때 ... edge가 발생하고 이로 인해 LED가 켜지게 되고 다시 버튼에서 손을 뗏을 때는 rising edge가 발생하여 LED가 꺼지는 형태로 인터럽트가 2가지 edge에서 모두 발생

리포트 | 8페이지 | 2,000원 | 등록일 2025.08.06 | 수정일 2025.08.08

다운로드 장바구니
[ 논리모델의 핵심 내용을 설명하고 실제 사례를 발굴하여 논리모델의 구조의 진행 과정에 따라 해석 ]

(2) 논리 모형의 장단점 3. 결론 4. 출처 및 참고문헌 1. 서론 논리모델(논리 모형, Logic model)은 프로그램의 기획, 실행, 평가를 효과적으로 할 수 있 ... =ART001547996 1) W.K. Kellogg Foundation, 「Introduction to Logic Models」, 『Chapter 1』, PDF 참고. 2) 이석민 ... 하여 논리모델의 구조의 진행 과정에 따라 해석해 보시오. 제목 : 실제 사례 기반의 논리모델 구조 진행 과정 해석하기 목차 1. 서론 2. 본론 (1) 논리 모형의 역사와 구성 요소

리포트 | 5페이지 | 2,000원 | 등록일 2024.08.20

다운로드 장바구니
부경대 전자공학과 디지털시스템설계 수업과정 코드들

: out std_logic );end and_vhdl;architecture and_2 of and_vhdl isbeginY ... library ieee;use ieee.std_logic_1164.all;entity mux41 isport ( s1, s0 : in std_logic;d3, d2, d1, d0 : in std_logic;y : out std_logic );end mux41; ... 1. and-vhdllibrary ieee;use ieee.std_logic_1164.all;entity and_vhdl isport ( A, B : in std_logic;Y

Non-Ai HUMAN
| 리포트 | 35페이지 | 3,000원 | 등록일 2022.03.21 | 수정일 2022.04.12

다운로드 장바구니
판매자 표지

Semiconductor Device and Design - 11__

, Structure of Control sub system 2. Layout, Structure of input and output pads.1. Layout, Operating ... principle, Structure of the Control sub system PLA (Programmable Logic Array)1. Layout, Operating ... principle, Structure of the Control sub system PLA (Programmable Logic Array)1. Layout, Operating

리포트 | 14페이지 | 2,000원 | 등록일 2023.06.22

다운로드 장바구니
VHDL를 이용한 FPGA설계 레포트코드해석본

alsig_ben4 : std_logic := '0';signal sw_cen1, sw_cen2, sw_cen3, sw_cen4 : std_logic := '0';signal sw_den ... 1, sw_den2, sw_den3, sw_den4 : std_logic := '0';signal sw_een1, sw_een2, sw_een3, sw_een4 : std ... _logic := '0';signal sw_fen1, sw_fen2, sw_fen3, sw_fen4 : std_logic := '0';signal sw_gen1, sw_gen2, sw

Non-Ai HUMAN
| 리포트 | 25페이지 | 2,000원 | 등록일 2021.09.26

다운로드 장바구니
VHDL-1-가산기,감산기

_Substractor;architecture Structural of Full_Substractor issignal temp1: std_logic;signal temp2: std ... omponent;signal u0_carry : std_logic;signal u1_carry : std_logic;signal u2_carry : std_logic;beginu0 ... REPORT실습제목: 반가산기1. 주제 배경 이론2진수의 덧셈을 구현하는 회로이다. 한 자리 수만 존재한다고 가정한다. 이때 두 수의 합은 일의 자리에 나타나고 받아올림이 발생

Non-Ai HUMAN
| 리포트 | 34페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.03.29

다운로드 장바구니
디지털설계 실습보고서

라이브러리에서 ieee.std_logic_unsigned라는 이름의 패키지를 가져오겠다는 뜻entity ALU isport(Sel : in std_logic_vector(2 ... _CarryIn : std_logic_vector(2 downto 0);variable LogicUnit, ArithUnit : std_logic_vector(3 downto 0 ... 디지털 시스템 설계실습보고서 7실습보고서 71. 소스코드library IEEE; //VHDL에서 사용할 라이브러리를 지정하는 명령어use ieee.std_logic_1164

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.12.28

다운로드 장바구니
부경대 전자공학과 디지털시스템설계 과제(수의 정렬)

.all;entity sorting_circuit isport( clk : in std_logic;a,b : in sorting_in_value;fnd3, fnd2, fnd1 ... : out std_logic_vector(6 downto 0); fndsel4,fndsel3,fndsel2,fndsel1 : out std_logic);end sorting_circuit; ... _logic_1164.all;package use_package is constant sorting_in_width : integer :=4; constant sorting_out

Non-Ai HUMAN
| 리포트 | 10페이지 | 4,000원 | 등록일 2022.02.05 | 수정일 2023.12.07

다운로드 장바구니
부경대 전자공학과 디지털시스템설계 기말2(교통 신호등)

[수행 및 제출(2)][수행 및 제출(1)]에서 작성한 상태도에 따라 교통신호등 제어기를 VHDL로 설계하시오.library ieee;use ieee.std_logic_1164 ... , segY1, segG1 : out std_logic_vector(6 downto 0);segR2, segY2, segG2 : out std_logic_vector(6 downto ... .all;use ieee.std_logic_arith.all;entity traffic_sign isport( clk,standby,test : in std_logic; segR1

Non-Ai HUMAN
| 리포트 | 6페이지 | 4,000원 | 등록일 2022.02.05 | 수정일 2023.12.07

다운로드 장바구니
판매자 표지

국제경영전략(경영전략론) 영어논문요약 Service-dominant logic(A+받음)

Service-dominant logic: continuing the evolution서비스 중심의 사고방식: 계속되는 진화Vargo and Lusch가 2004년 “s ... ervice-dominant(S-D) logic,” “Evolving to a New Dominant Logic for Marketing”이라는 첫 논문을 발표한 이후 몇 년 간 상당 ... 한 의견의 일치와 토론, 대화 그리고 질문들이 있었다.2005년 11월 뉴질랜드에서 있었던 Service-Dominant Logic에 관한 Otage Forum에서 많은 학자들이 S-D

Non-Ai HUMAN
| 리포트 | 4페이지 | 4,000원 | 등록일 2022.04.15 | 수정일 2022.04.20

다운로드 장바구니

이전10개 1 2 345 6 7 8 9 10 다음10개

파워링크

신청하기