"logic2"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 디지털집적회로 plc제어 vhdl 전감산기 verilog 논리회로설계 엘리베이터 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"logic2" 검색결과 161-180 / 6,399건

7주차 다이오드 결과보고서 (ㅇㅎ대, A+)

를 그린다. eq \o\ac(○,4)왼쪽의 두번째 회로 구현한다. eq \o\ac(○,5) eq \o\ac(○,2), eq \o\ac(○,3)을 반복한다.Lab3. Diode Logic ... /micro-commercial-co/1N4007/1N4007MSCT-ND/260888.[2]김형진, “7주차 Diode(직렬/병렬 연결, Logic), 인하대학교,” 인하대학교, 2020. ... 결 과 보 고 서학 과학 년학 번조성 명전자공학과실험 제목직/병렬 Diode와 Logic Diode실험 목적직/병렬 다이오드의 특성을 이해하고 Logic diode회로를 설계

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2021.10.07 | 수정일 2021.10.21

다운로드 장바구니
판매자 표지

A+ 연세대학교 기초디지털실험 3주차 결과보고서 PYNQ Setup

[실험 1] Designing Digital Circuit Using Logic Gates1.1 Implement a circuit이번 주 실험은 우리가 FPGA 보드를 세팅 ... 도록 하자.두 입력을 연산하기 위한 AND 게이트 모듈을 생성하면 그림 1과 같다.1.2 Evaluation using waveform앞서 생성한 모듈이 정상적으로 작동 ... 하는지 시뮬레이션하기 위해 testbench 코드를 작성해보자.그림 2와 같이 입력과 출력을 위한 registers a, b와 wire r를 선언하여 a와 b에 1을 입력한 후 10ns

리포트 | 11페이지 | 1,000원 | 등록일 2025.02.19 | 수정일 2025.02.26

다운로드 장바구니
판매자 표지

Term_Project_보고서_1조

Term ProjectSubject : 기초전자회로 및 실험 1 Theme : ALUs (Arithmetic logic units)를 이용한 n-bit 계산기 설계담당교수학 번 ... 및이 름학 과전자공학과ALUs (Arithmetic logic units)를 이용한 6-bit 계산기 설계0. 요약 (Abstract)이번학기 프로젝트의 주제는 ALUs ... (Arithmetic logic units)를 이용한 n-bit 계산기 설계로 6-bit 입력을 구현하고 최대한 많은 연산을 구현하고자 하였다. 6비트 덧셈 계산기를 제작하였다. 7 s

리포트 | 7페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
판매자 표지

term project - ALUs (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계

Term ProjectSubject : 기초전자회로 및 실험 2Theme :ALUs (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계담당교수학 번 및 ... 이 름학 과전자공학과ALUs (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계0. 요약 (Abstract)이번 학기 프로젝트의 주제는 ALUs ... (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계이다. 시/분/초 표시 가 가능하고 시간을 자유롭게 변경 가능한 디지털 시계와 1/10초 단위로 시간을 표시

리포트 | 14페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
판매자 표지

논리적 실증주의, 논리적 경험주의, 반증주의, 과학혁명론의 개념과 한계점을 설명하시오

.(1) 논리적 실증주의(2) 논리적 경험주의(3) 반증주의(4) 과학혁명* 참고문헌논리적 실증주의, 논리적 경험주의, 반증주의, 과학혁명론의 개념과 한계점을 설명하시오.과학철학(sc ... 에 대한 대표적 관점은 논리적 실증주의, 논리적 경험주의, 반증주의, 과학혁명을 들 수 있다. 구체적인 개념과 한계점을 살펴보면 다음과 같다.(1) 논리적 실증주의(logical ... 적 증명만으로 일반적 진리라고 주장하는 귀납적 추론으로 진리를 주장하는 데 무리가 있으며, 연구자의 주관이나 편견의 개입 가능성으로 인해 측정상의 오차가 수반된다는 것이다.(2

리포트 | 4페이지 | 2,500원 | 등록일 2024.02.02

다운로드 장바구니
판매자 표지

전자회로실험 시프트레지스터 카운터 실험 레포트

1. 실험 제목시프트 레지스터 카운터- 시프트 레지스터 카운터의 순환 검사- 오실로스코프를 이용한 두 종류의 시프트 레지스터 카운터에 대한 타이밍 다이어그램 작성2. 실험 주차 ... 에 해당하는 이론 및 회로- FPGA 보드FPGA 보드는 범용 반도체(ASSP)와 주문형 반도체(ASIC)의 중간 정도에 위치한 성격을 가지는 logic반도체이다. 주문자들이 직접

리포트 | 9페이지 | 3,000원 | 등록일 2025.04.19

다운로드 장바구니
Verilog Basic, FPGA, 시프트 레지스터 카운터 예비레포트

Verilog Basic, FPGA시프트 레지스터 카운터예비레포트1. 실험 제목1) Verilog Basic, FPGA2) 시프트 레지스터 카운터2. 관련 이론1) Verilog ... 수 있다.module {모듈 이름} ({port 목록});이후에 module 맨 마지막에 endmodule로 module의 끝을 알려야 한다.(2) pin 선언module ... 할 때 사용./* ~ */: 여러 줄을 comment 처리할 때 사용.수 표현:’: 8’hFB: b - 2진수, d - 10진수, h - 16진수음수는 2’complememt 사용언더

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(결과) / 2021년도(대면) / A+

Post-reportSequential Logic 2실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... Logic을 설계 및 실험하고, Finite State Machine 등을 설계 실습한 뒤, 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 ... 으로 확인하시오.Source codeTestbench testbench 시뮬레이션 결과(2) [실습 1] 교안의 Moore 머신과 Mealy 머신의 코드를 따라서 실습해보시오.a

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

전자회로실험 Moore & Mealy Machine 실험 레포트

1. 실험 제목Moore & Mealy Machine2. 실험 주차에 해당하는 이론 및 회로- FPGA 보드FPGA 보드는 범용 반도체(ASSP)와 주문형 반도체(ASIC ... )의 중간 정도에 위치한 성격을 가지는 logic반도체이다. 주문자들이 직접 설계할 수 있는 형태로 만들어져 있다. 프로그래밍을 위한 소프트웨어를 제공하여, 소비자들이 추후 소프트웨어

리포트 | 9페이지 | 3,000원 | 등록일 2025.04.19

다운로드 장바구니
ITRS 2005 요약

으로 Logic, Memory, Reliability에 대해 이야기해보자면,Logic은 반도체 소자 생산의 주요 부분은 Digital Logic에 전념하고 있다. 고성능 및 저전력 논리(일반 ... 까지 주로 고성능 Logic에 활용되어 왔지만, 결국 저전력 Logic에도 활용될 수 있을 것이다. 규모를 확대해 많이 이용하고 연구하다 보면 조금 더 효과적일 것으로 예상 ... or silicon-based nanowire structures or carbon nanotubes) 들이 채택될 예정이다.지금까지 Logic의 여러가지 Technology

Non-Ai HUMAN
| 리포트 | 22페이지 | 3,500원 | 등록일 2020.12.12

다운로드 장바구니
디지털집적회로 inverter 설계도 및 시뮬레이션 결과

noise margin or static power consumption. CMOS logic has wider noise margin and lower power consumption ... , so is the basis of most gates in integrated circuit design today. I also used CMOS logic for my ... inverter design for that reason.1. [DC analysis]1) Switching threshold voltage (Vs) = VDD/2PMOS/NMOS s

리포트 | 9페이지 | 2,500원 | 등록일 2023.01.30

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 4.Combinational-1 - 예비+결과+성적인증 (서울시립대)

실험 목적1.Design a combinational logic circuit in Verilog HDL with behavioral modeling including ... ‘always’ statement2.Verify the circuit with its test fixture3.Practice structural modeling with module

Non-Ai HUMAN
| 리포트 | 12페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12

다운로드 장바구니
디지털 논리회로 Xilinx와 key, dot matrix를 활용한 패턴 저장, 표출

의 SW의 logic level 을 FDC2로 클럭에 맞춰 넘겨준다. 그렇기 때문에 우리가 SW을 누르게 되면 FDC1과 FDC2는 SW 의 마지막 두개 logic level ... . 중간에 있는 xor gate 와 counter 는 timing 을 충족시켜준다. 예를 들어 만약 SW 값이 바뀔 때, FDC1과 FDC2의 logic level 은 달라지게 되 ... matrix 에 0.5 초 간격으로 점멸반복.2. 소자의 property 이해프로젝트를 위해 주어진 소자는 cmod s6, 4x4 key matrix, bread board, 8x8

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,000원 | 등록일 2020.12.03

다운로드 장바구니
판매자 표지

디지털논리회로 (논리 게이트)

게 된다.2. 종류논리 게이트(Logic Gate)의 종류는 아래 와 같이 기본 논리 게이트와 확장 논리 게이트로 구분이 가능하다. 이들의 논리 기호는 [그림 1]과 같이 표현 ... 이 가능하다.(1) 기본 논리 게이트 : BUFEER, NOT, AND, OR(2) 확장 논리 게이트 : NAND, NOR, XOR, XNOR3. 응용논리 게이트는 여러 논리 게이트 ... ]을 통해 나타낼 수 있다.(2) 논리식논리식이란 논리 게이트의 입력과 출력 관계를 표현한 수식을 말한다. (3) 진리표논리 게이트의 입력과 출력의 모든 동작 상태를 표로 나태낸 것을 말한다.

리포트 | 8페이지 | 2,000원 (50%↓) 1000원 | 등록일 2024.01.18 | 수정일 2024.01.23

다운로드 장바구니
판매자 표지

인하대 VLSI 설계 3주차 NAND,NOR,AND,OR

이 이상적으로 이루어진다. 이를 만족시키기 위해→이 때 정공의 이동도 가 의 0.5배이므로, 즉 PMOS Size를 NMOS Size의 2배로 설정하면 된다.4. Logic ... (Parallel)되어 두 Input 중 하나라도 0일 경우 Y 노드가 VDD와 연결되어 1이 출력되는 Pull-up network를 구성한다. eq \o\ac(○,2) NMOS: 직렬 ... 연결(Series)되어 두 Input 모두 1일 때만 Y 노드가 GND와 연결되어 0이 출력되는 Pull-down network를 구성한다. eq \o\ac(○,3) [그림 2

리포트 | 12페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.21

다운로드 장바구니
전전설2 실험2 예비보고서

실험2. Schematic Design with Logic Gates9/8~9/15예비보고서1. 실험 목적Design Tool을 사용하여 Digital logic ... 한다.Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration 까지 수행해서 동작을 확인한다.2. 배경 이론 및 사전조사[2-1] PROM ... 의 Schematic 설계를 수행해 본다.Schematic 설계는 ISE가 제공하는 여러 가지 종류의 logic gate 심볼을 직접 불러와서 배치하고 연결함으로써 디지털 회로를 디자인

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

다운로드 장바구니
University Student Perceptions on the Effects and Difficulties of L2 Expository Writing (University Student Perceptions on the Effects and Difficulties of L2 Expository Writing)

학습자중심교과교육학회 김경란

논문 | 27페이지 | 무료 | 등록일 2025.04.15 | 수정일 2025.05.09

다운로드
[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(예비) / 2021년도(대면) / A+

Pre-reportCombinational Logic 2날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용 ... 하여 Combinational Logic을 설계 및 실험(Encoder/Decoder, Mux/Demux 등)하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론 ... 로만 구성되며, 플립플롭 같은 기억 소자는 포함되지 않음.(2) Encoder- 외부에서 들어오는 임의의 신호를 부호화된 신호로 변환.- 2^N 가지의 입력신호들로부터 N비트의 출력신호

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
8086(88) 마이크로 프로세서

AND (Logical and)[기능] 2개의 오퍼랜드마다 논리곱을 취하고, 제1오퍼랜드(destination)에 집어 넣는 다.캐리 플래그와 오버플로우 플래그는 클리어 ... 된다. TEST 명령도 논리곱을 취하지만 제1오퍼랜드는 변화하지 않는다.[조작] 제1오퍼랜드 ← 제1오퍼랜드 & 제2오퍼랜드OF ← CF ← 0[코딩 예]AND AX, BP ;AND, BP로도 쓸 수 있다.AND CX, DIAND BH, CLAND DX, MEM_WORD

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,500원 | 등록일 2021.01.24

다운로드 장바구니
중앙대 마이크로프로세서 응용회로설계실습 결과보고서 4 [6주차]

든지 맨 끝에 2진수로 4자리만 남 기는 역할을 한다. b. logic()에서, 입력받은 값에서 ‘0’을 빼는 이유는 무엇인가? -> Answer 문자는 ASCII코드를 활용

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2022.03.06

다운로드 장바구니

이전10개 4 5 6 7 8910 11 12 13 다음10개

파워링크

신청하기