"logic2"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

half adder full adde ALU plc 디지털집적회로 verilog 24진카운터 순차논리회로 d latch

"logic2" 검색결과 161-180 / 6,868건

판매자 표지는 다운로드시 포함되지 않습니다.

서울시립대 전전설2 Lab-02 예비리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ예비리포트Lab-02 Schematic Design with Logic Gates작성일: 20.09.131. 실험목적Xilinx ISE Design ... Suite를 이용하여 digital logic을 schematic으로 설계하는 실험이다. ISE가 제공하는 다양한 Logic gate symbol을 사용해 회로를 설계하고 최종 ... 적으로 FPGA Device configuration을 통해 동작을 확인하여 설계 능력을 함양한다.2. 배경이론 및 사전조사ASIC은 Application Specific IC의 약자로 특정

리포트 | 10페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
판매자 표지

연세대학교 기초디지털실험 6주차 결과레포트

다. 따라서 달리 말하면 SoC는 CPU와 logic core가 함께 있는 형태라고 할 수 있다. 우리가 사용하는 Zynq chip이 SoC에 해당하고, 현재 반도체 시장에 SoC ... / PS – 각각 programmable logic, processing system의 약자이다. Programmable logic은 사용자가 직접 디자인한 logic을 구현할 수 ... 있는 logic이다. 따라서 자유도가 높은 것이 장점이다. Processing system은 hardcore IP를 구현한 system on chip을 뜻하고, 여러가지

리포트 | 10페이지 | 5,000원 | 등록일 2022.10.05 | 수정일 2022.10.15

다운로드 장바구니
컴퓨터구조 CPU설계_Quartus 설계_2024

기 전에 ADDER AND LOGIC을 거쳐 들어가게 된다.DR 제어를 위해 사용한 명령어 제어식을 찾아 정리하면 다음과 같다.DR_LD : (D0+D1+D2+D6)T4DR_INR ... 이 Decoding 과정이다.HW의 소자 구성은 정해져 있기 때문에 CONTROL LOGIC GATES 설계가 주목적이다.CONTROL LOGIC GATES에서 만든 제어 신호를 각 소자 ... 주소 방식일 경우 메모리로부터 유효주소를 읽어온다.명령어를 실행하고 다시 첫 단계로 돌아온다.#Fetch & Decoding (T0,1,2) 과정 = 모든 명령어 공통으로 동작명령어

리포트 | 17페이지 | 3,000원 | 등록일 2024.06.01

다운로드 장바구니
부산대학교 기계공학부 기계공학응용실험 A+ PLC 응용실험

래더 로직 다이어그램(ladder logic diagram)을 작성하여 수행한다.3. 실험결과1) 문제 1① 녹색 버튼을 3회 누르면 2번 실린더가 2초 후에 전진하고, 빨간 버튼 ... R E P O R T실험항목번호제목학번분반조성명실험일자제출일자1. PLC 실험 목적자동화된 기계시스템은 사용자(user)나 센서의 입력을 받아 정해진 로직(logic)이나 가동 ... )으로 수행할 수도 있으며, ATmega128과 같은 마이크로 컴퓨터를 이용하여 설계할 수도 있다. PLC(Programmable Logic Controller)는 이러한 컴퓨터나 제어기

리포트 | 5페이지 | 1,000원 | 등록일 2022.01.12

다운로드 장바구니
Verilog HDL을 이용한 Mu0 프로세서 구현 프로젝트 (코드, ModelSim결과 포함)

에 전달한다.Mux: 2개의 입력 중 어느 입력을 출력할지 결정하며 control logic에 의해 제어된다.Memory: 내부에 register file을 보유하고있어 값의 저 ... 을 했다. 결과는 아래와 같다.위 사진은 MU0를 합성한 결과이며 구성요소인 2to1_mux 2개, ALU, ACC, PC, IR 그리고 control_logic모듈이 합성되어 서로 ... +(S+1)+(S+2)+ … +(N-1)+N 을 구하는 것이 task의 주된 동작이라고 할 수 있습니다.위 동작을 하는 task를 assembly언어로 작성하면,주소

리포트 | 16페이지 | 8,200원 | 등록일 2021.01.03

다운로드 장바구니
판매자 표지

운영체제 기말고사

) logical address 1000의 Physical address? (2) Physical address 0x1A50의 logical address는 얼마인지 쓰시오. (20점 ... 기를 1MB로 정하면, offset을 나타내기 위한 bit 수는?Page size = 1 KB, Page table = 1, 2, 5, 4, 8, 3, 0, 6 Then, (1

시험자료 | 2페이지 | 2,000원 | 등록일 2023.05.05

다운로드 장바구니
서울시립대학교 전전설2 2주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

Post-Lab Report- Title: Lab#2 Schematic Design with Logic Gates담당 교수담당 조교실 험 일학 번이 름1. Introduction ... "본문1"[1] TTL(Transistor-transistor logic)- Hyperlink "https://en.wikipedia.org/wiki/Transistor%E2%80%9T2 ... 나. Results of Lab 2.‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 12다. Results of Lab 3

리포트 | 27페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
판매자 표지

과학적 논리의 전개 방식인 연역법과 귀납법을 비교 설명하시오

과학적 논리의 전개 방식인 연역법과 귀납법을 비교 설명하시오목차과학적 논리의 전개 방식인 연역법과 귀납법을 비교 설명하시오(1) 연역법(2) 귀납법(3) 연역법과 귀납법의 관계 ... 으로 가장 오래되고 널리 활용되는 기본 논리가 귀납법과 연역법이다.구체적으로 살펴보면 다음과 같다.(1) 연역법(Deduction)연역법 혹은 연역적 논리(deduction logic ... 를 동원하였다. 누구도 부인할 수 없는 소크라테스의 죽음을 통해 '모든 사람은 죽는다.'라는 일반적인 이론의 옳음을 검증하는 것이다.[그림] 연역법의 예(2) 귀납법(Induction

리포트 | 5페이지 | 2,000원 | 등록일 2024.02.02

다운로드 장바구니
판매자 표지

[A+보고서] 회로실험 CMOS-TTL Interface 예비보고서

hannel FET는 off, n-channel FET는 on되어 출력은 low 상태 가 된다.2. TTL의 정의- TTL은 TTL(Transistor-Transistor Logic ... CMOS-TTL Interface예비보고서? 실험 목적(1) CMOS의 동작을 이해한다.(2) CMOS와 TTL의 Interfacing 방법에 대하여 이해한다.? 이론1 ... 위하여 MOSFET의 특성을 정리하면(1) n-channel MOS는 gate-source 전압이 (+)일 때 전도된다.(2) p-channel MOS는 gate-source

리포트 | 6페이지 | 1,000원 | 등록일 2022.12.24 | 수정일 2024.07.21

다운로드 장바구니
논리회로 연습문제 1주차-1

논리회로 연습문제 1주차 - 1전기공학과1. 2진논리[Binary logic]Ex1) 명제의 판단 - 이 예시를 사용한 이유는 A라는 명제가 있을 때 A는 참 혹은 거짓이라는 값 ... 을 거쳐 기계어로 전환되어 사용되기 때문에, 2진변수 중 하나라고 할 수 있습니다.(참고 : 네이버 지식백과)3. 논리연산자[Logical Operators]Ex1) AND - 3개 ... 을 가지게 되고, 이 명제로 역, 대우 등의 수학적 연산이 가능하기 때문입니다.Ex2) 기계의 전원 스위치 - 이 예시를 사용한 이유는 공장에서 사용하는 기계에는 수많은 ×·스위치

리포트 | 2페이지 | 1,000원 | 등록일 2022.04.15

다운로드 장바구니
교육, 고용 그리고 복지의 연계논리 : 국가인적자원 개발 측면을 중심으로 (Linking Education, Employment and Welfare for National Human Resource Development:A Conceptualization of The Logical Structure)

the linkage were 1)logic of system optimization, 2)logic of national human resource development and 3 ... 적으로 재 구성하여 교육-고용-복지 연계의 논리구조를 원형(prototype)의 형태로 도출하였다. 연구결과, 교육-고용-복지 연계의 논리적 원형은 1)체제 적정화의 논리 2)인적자원 ... . However, the argument tends to be accepted without serious logical explorations. The purpose of this study

논문 | 23페이지 | 무료 | 등록일 2025.03.19 | 수정일 2025.03.28

다운로드 장바구니
서강대학교 마이크로프로세서 4주차 실험

마이크로프로세서응용실험4주차 결과 보고서1. 실험 제목Data processing instructions2. 실험 목적● 논리, 연산, 곱셈/나눗셈, bits 단위의 데이터처리 ... 한다.● Sign extension의 의미와 필요성에 대해 구체적으로 이해한다.3. 실험 이론(1) 관련 instructions1) Logical instructions- AND ... : logical AND 연산을 위한 명령어, 관심 데이터의 특정 비트의 상태를 확인하거나 또는 특정 비트를 0으로 설정하는 목적으로 사용.- ORR : logical OR 연산

리포트 | 23페이지 | 3,000원 | 등록일 2021.06.30 | 수정일 2022.04.14

다운로드 장바구니
연세대학교 전기전자공학부 20-1학기 기초디지털실험 week 9 보고서

acceleration. We are going to understand the principle of the FPGA acceleration and construct the logic of ... the acceleration. We finally compare the operation speed of the ARM and the FPGA. 2. Theory2.1. Share ... of BRAM for ARM and FPGA There are processing system (PS) and programmable logic (PL) in SoC. ARM c

리포트 | 8페이지 | 3,000원 | 등록일 2020.08.18

다운로드 장바구니
아날로그 및 디지털 회로 설계실습 결과보고서6

6-4-1 위상 제어 루프의 설계그림 6-2의 위상 제어 루프를 구성한다.(Op amp의 동작 전원은 ±5V이고, Logic gate의 동작 전원은 5V & GND이다.)입력단 ... 해서 function generator에 5V Peak-to-peak를 설정하고 0~5V를 출력하기위해 offset값을 1.25V를 설정한다.6-4-2 설계한 위상 제어 루프

리포트 | 6페이지 | 1,000원 | 등록일 2024.07.08 | 수정일 2024.07.12

다운로드 장바구니
마이크로프로세서 응용회로설계실습 결과보고서6

a. find_hexa_number()의 비트연산이 어떤 역할을 하는가?find_hexa_number()의 비트 연산 number & 0xF는 number의 숫자를 2진수 ... 00001111과 and 연산을 하여 number의 2진수 형태에서 뒤의 4자리를 결과로 가진다.FND를 통해 표현할 수 있는 숫자, 문자는 16가지이기 때문에 16가지를 포현 ... 하는 이진수 4자리에 대한 정보만 추출한다.b. logic()에서, 입력받은 값에서 ‘0’을 빼는 이유는 무엇인가?argv()에 입력받은 값은 문자열이다. 따라서 ASCII code에 맞

리포트 | 12페이지 | 1,000원 | 등록일 2024.07.05

다운로드 장바구니
임베디드시스템 정리

a) Software simulation=> logic representation을 simulation 하는 것이다.SW simulator을 통해 flexible한 검증이 가능 ... 해진다. logic value값(signal값)의 변화를 event로 하여queue와 list를 갖고 SW적으로 스케쥴한다. logic simulator를 통한 simulation ... )evaluating in parallel2)simulation event 일부를 HW적으로 처리해 event 크기를 줄인다.3)HW는 동작이 zero time이다.* Emulation

리포트 | 3페이지 | 2,500원 | 등록일 2021.01.04

다운로드 장바구니
판매자 표지

쉽게풀어쓴C언어 Express (생능) 4,5,6장 연습문제 풀이

4-1 다음의 식별자 중에서 잘못된 것은? ➀ _number➁ sales_expectation ➂ 1st_number ➃ logical정답: ➂숫자가 처음 자리에 올 수 없다.4 ... -2 다음 자료형을 최대값이 작은 것부터 나열하라.float, char, unsigned, unsigned char, double, int, long, short정답: char ... har➁ long ➂ byte ➃ float정답: ➂char은 문자형, long은 정수형, float은 실수형을 표현하는 자료형이다.4-4 다음 중 정수 상수의 표기가 잘못된 것을 모두 골라보자 ➀ 0xfe➁ 0a2 ➂ 010 ➃ 20L

시험자료 | 18페이지 | 2,000원 | 등록일 2023.12.02

다운로드 장바구니
전류 모드 CMOS를 이용한 다치 FFT 연산기 설계 (Multiple-valued FFT processor design using current mode CMOS)

본 논문에서는 전류모드 CMOS의 기본회로를 이용해 다치 논리(Multiple-Valued Logic) 연산기를 설계하고자 한다. 우선, 2진(binary)FFT(Fast ... 하여 2진 4치 부호기와 4치 2진 복호기 및 전류모드 CMOS회로를 사용하여 상호 호환성을 갖도록 설계를 하였다. In this study, Multi-Values Logic ... Fourier Transform)를 확장해 다치 논리회로를 이용해서 고속 다치 FFT 연산기를 구현하였다. 다치 논리회로를 이용해서 구현한 FFT연산은 기존의 2치 FFT과 비교를 해

논문 | 9페이지 | 무료 | 등록일 2025.03.01 | 수정일 2025.03.06

다운로드 장바구니
기계공학응용실험-PLC응용실험(A+)

1. 실험 목적자동화된 기계시스템은 사용자나 센서의 압력을 받아 정해진 로직(Logic)이나 가동순서에 따라 모터, 솔레노이트, 스위치와 같은 출력장치를 제어하는 시스템이 ... 도 있다. PLC(Programmable Logic Controller)는 이러한 컴퓨터나 제어기 역할을 손쉽게 필요한 제어로직을 설계할 수 있도록 제작된 제어기의 일종이다. 일반 ... 다.2.실험 내용본 실험에서는 PLC의 동작 이해를 위한 입ㆍ출력점 간의 결선을 통한 시스템 동작의 확인, 래더 다이어그램(Ladder Diagram)작성과 실행을 통한 스테핑 모터

리포트 | 5페이지 | 3,000원 | 등록일 2021.03.21 | 수정일 2021.05.13

다운로드 장바구니
판매자 표지

Term_Project_보고서_1조

Term ProjectSubject : 기초전자회로 및 실험 1 Theme : ALUs (Arithmetic logic units)를 이용한 n-bit 계산기 설계담당교수학 번 ... 및이 름학 과전자공학과ALUs (Arithmetic logic units)를 이용한 6-bit 계산기 설계0. 요약 (Abstract)이번학기 프로젝트의 주제는 ALUs ... (Arithmetic logic units)를 이용한 n-bit 계산기 설계로 6-bit 입력을 구현하고 최대한 많은 연산을 구현하고자 하였다. 6비트 덧셈 계산기를 제작하였다. 7 s

리포트 | 7페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니

이전10개 4 5 6 7 8910 11 12 13 다음10개

파워링크

신청하기