"logic2"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 디지털집적회로 plc제어 vhdl 전감산기 verilog 논리회로설계 엘리베이터 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"logic2" 검색결과 41-60 / 6,398건

(완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 결과 레포트 Combinational Logic 1, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Pre La-04Combinational Logic 1실 험 날 짜학 번이 름목차1. 실험 결과 ... test benchHalf_adder simulationHalf_adder pin2) combo box 결과Input - 00Input – 01Input – 10Input - 11 ... 입력 a, b이고 콤보 박스에서는 button sw1과 sw2를 통해 값을 입력한다. 출력은 s, c이고 그 결과는 각각LED1, LED2에 나타난다. Half adder는 두

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 결과 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Post Lab-06Sequential Logic 1(Flip-Flop, Register, SIPO, counter)실 험 날 짜학 번이 름목차 ... 고 기존에 a에 있던 값이 b에 차례대로 저장됨을 확인할 수 있었다.2) 실습[2] 실습1의 로직에서 coding변화codetest bench 실습1과 동일simulation*실습[1 ... benchsimulationpin▼Reset을 눌렀을 때▼Load가 실행될 때1번 입력2번 입력3번 입력4번 입력▼en=1, mode가 1일 때Q=0001Q=0010Q=0011Q=0100▼en=1

Non-Ai HUMAN
| 리포트 | 25페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 예비 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Pre La-06Sequential Logic 1(Flip-Flop, Register, SIPO, counter)실 험 날 짜학 번이 름목차1 ... ········································141. 실험 목적본 실험에서는 Verilog HDL 언어를 사용하여 Flip-Flop, Register, SIPO 등 Sequential Logic을 설계 및 실험하고자 한다.2 ... 가 있음을 알 수 있다.2) SR 래치와 SR 플립플롭각각을 서술하기에 앞서 간단히 래치와 플립플롭의 특징을 먼저 알아 두고자 한다. 래치와 플립플롭 모두 출력을 그대로 유지

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
[컴퓨터공학기초설계및실험2 보고서] Subtractor & Arithmetic Logic Unit

컴퓨터 공학 기초 설계 및 실험2 보고서실험제목: Subtractor & Arithmetic Logic Unit제목 및 목적제목Subtractor & Arithmetic ... Logic Unit목적subtraction을 위하여 2의 보수(2’s complement) 사용을 이해한다. Arithmetic Logic Unit(산술 논리 장치)의 동작원리 및 특성 ... 을 이해하고 ALU을 설계하고 검증한다. 비교 연산을 위해 4개의 flag의 발생 조건과 각각의 차이를 알아본다.원리(배경지식)2의 보수화 과정정수를 표현하는 N개의 비트가 있다.N

Non-Ai HUMAN
| 리포트 | 18페이지 | 1,500원 | 등록일 2015.04.12 | 수정일 2016.03.12

다운로드 장바구니
디지털공학 Logic works를 이용한 계산기 설계 2차(항공대)

한국항공대 통신과 디지털공학 텀프로젝트 2차 레지스터계산기 설계 Logic works파일입니다.8bit input 계산기입니다. 레지스터,덧셈,뺄셈,나눗셈,곱셈 모두 정상적으로 동작하여 만점을 받은 Logic works 파일입니다.

Non-Ai HUMAN
| 리포트 | 5,000원 | 등록일 2013.07.02

다운로드 장바구니
실험2 제02주 Lab01 Post Logic Circuit(XOR,OR,AND,FA,HA)

Input에 Logic ‘0’ 또는 ‘1’을 입력하였을 때, LED에 불이 On/Off 되는 것을 통해 진리표의 내용이 참인지 거짓인지 확인할 수 있다.2) Essential ... description of Lab 1 (OR gate)InputLEDSW1-On / SW2-OnA-Logic ‘0’ / B-Logic ‘0’OffOR gate를 구성한 후에,SW1과 SW2 ... 모두를 On 시켰을 때, LED에 불이 Off 됨을 확인 할 수 있었다.SW1-On / SW2-OffA-Logic ‘0’ / B-Logic ‘1’OnOR gate를 구성한 후에,SW

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
실험2 제02주 Lab01 Pre Logic Circuit(XOR,OR,AND,FA,HA)

-On / SW2-OnA-Logic ‘0’ / B-Logic ‘0’OffSW1-On / SW2-OffA-Logic ‘0’ / B-Logic ‘1’OnSW1-Off / SW2-OnA ... -Logic ‘1’ / B-Logic ‘0’OnSW1-Off / SW2-OffA-Logic ‘1’ / B-Logic ‘1’On2) Lab 2 of XOR gateInputLEDSW1 ... -On / SW2-OnA-Logic ‘0’ / B-Logic ‘0’OffSW1-On / SW2-OffA-Logic ‘0’ / B-Logic ‘1’OnSW1-Off / SW2-OnA

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
예비보고서-Exp 2. Sequential Logic Circuit Design.hwp

Exp 2. Sequential Logic Circuit Design1. Problem StatementBy using FSM, devise a vending machine ... 10001010XX001011X11111111XX000000XX1X2Q1Q2000111100000X10101X01111X11001X1OUTPUT관련 LOGIC은 똑같다.T FLIP ... hould be able to give change. (Extra point: Optional functions can be added at your choice)2

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2010.10.11

다운로드 장바구니
결과보고서-Exp 2. Sequential Logic Circuit Design.hwp

Exp 2. Sequential Logic Circuit Design1. Object- Finite State Machine(FSM) includes a finite number ... of flip-flops. In this assignment, we are going to design and implement a general FSM.2. Problem ... . DemonstrationImplement the problem statement by using KIT Logic Box, and TTL IC’s.예비보고서에서 작성한 대로 다음

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2010.10.11

다운로드 장바구니
Logic and Computer Design Fundamentals 논리설계 연습문제 풀이 2,3,6장

Logic and Computer Design Fundamentals2-2. *Prove the identity of each of the following Boolean ... equations, using algebraic manipulation:2-6. Simplify the following Boolean expressions to expressions ... containing a minimum number of literals:2-9. *Find the complement of the following expressions:2-10

Non-Ai HUMAN
| 리포트 | 19페이지 | 3,000원 | 등록일 2008.04.09

다운로드 장바구니
전기공학부 micro logic2

전기공학부 micro logic2

Non-Ai HUMAN
| 리포트 | 무료 | 등록일 1999.02.02

다운로드 장바구니
[컴퓨터 구조 및 언어][Quartus 2,max]Verilog HDL 이용한 32Bit Arithmetic Logic Unit(ALU)설계(mips)와 분석

("Verilog HDL"32Bit Arithmetic Logic Unit(ALU) 설계하기 )담 당학 과학 번성 명제출일32Bit Arithmetic Logic Unit(ALU ... .//input [2:0] ALU_control; //3bit의 ALU 제어 입력값을 넣어준다.//wire b_invert; //B_invert의 ALU내부에서의 노드 연결선을 정의 ... ] ; 59 ; -- ; 2 ; 7 ; 53 ; no ; no ; no ; no ; no ; no ; no ; LVTTL ;; in_a[30] ; 113 ; F ; -- ; -- ; 3

Non-Ai HUMAN
| 리포트 | 40페이지 | 2,000원 | 등록일 2005.10.05

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 5.Combinational-2 - 예비+결과+성적인증 (서울시립대)

실험 목적1. Design various combinational logic circuits in Verilog & verify circuits with their test ... fixtures 2. Practice how to read and analyze technology schematics3. Design various combinational ... equential logics with case & if statements.배경 이론 및 사전 조사[1] Search for the types and characteristics of

Non-Ai HUMAN
| 리포트 | 25페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.14

다운로드 장바구니
디지털 논리회로 실험 3주차 Encoder와 Decoder 결과보고서

을 각각 LED 1,2,3,4번에 연결한다. (결과값 각각 Y0,Y1,Y2,Y3) 위의 표와 같이 X값이 도출 된다.사진 1. 4.1.1 실험 logic works 결과사진 2 ... 경우 F0는 1 F1는 0이 나온다.사진 6. 4.2.1 logic works 결과사진 7. 4.2.1 logic works 결과A3,A1,A0 모든 입력이 1인 경우 F0는 1 F ... 1는 0이 나온다.사진 8. 4.2.1 logic works 결과A2가 1이고 다른 입력이 1일 경우에는 값이 변하지 않는다.사진 9. 4.2.1 실험(2) BCD to 7-s

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
서울시립대 전전설2 Lab-02 결과리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ결과리포트Lab-02 Schematic Design with Logic Gates작성일: 20.09.191. 실험목적Xilinx ISE Design ... Suite를 이용하여 digital logic을 schematic으로 설계하는 실험이다. ISE가 제공하는 다양한 Logic gate symbol을 사용해 회로를 설계하고 최종 ... 적으로 FPGA Device configuration을 통해 동작을 확인하여 설계 능력을 함양한다.2. 배경이론 및 사전조사ASIC은 Application Specific IC의 약자로 특정

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
제대로번역한 Mosaic2 Reading (6th edition) Chap7-2. A Lifetime of Learning to Manage Effectively

Chap 7. WorkingPart 2. A Lifetime of Learning to Manage Effectively효과적인 경영을 위한 평생 동안의 학습Years ago ... define problems succinctly, analyze these problems, and identify alternatives in a clear, logical

Non-Ai HUMAN
| 리포트 | 6페이지 | 3,000원 | 등록일 2021.04.13

다운로드 장바구니
기초전자회로실험 - Sequential logic design using Verilog(순서논리) 예비레포트

8주차 예비레포트학번 :이름 :분반 :1. 실험 제목 : Sequential logic design using Verilog2. 실험 목적 :1) 래치나 플립플롭의 단순한 기능 ... 을 넘어서 그보다 더 복잡한 기능이나 패턴을 가진 회로의 기능을 verilog로 구현하자.2) 만약에 FPGA보드를 사용한다면, verilog로 구현한 가상회로를 주입하여 FPGA ... 한 설계에 적용이 불가하며 소비전력이 크다는 단점이 있다.[1]2) Vivado Design Suite 2014.4 :Xilinx에서 HDL 디자인의 합성 및 분석을 위해 제작 한

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
판매자 표지

Logic 연산과 gates 결과보고서 A+ 레포트

∘ 오차 및 토의- 1과 0으로 이루어진 연산이라 큰 오차가 발생하지 않는다. NAND나 NOR gate의 입력을 한군데 연결하였을 때 NOT gate가 되는 것처럼 전혀 다른 연산자로 변환될 수 있다는 것과 특정 gate만을 사용하여 잘 조합하면 다른 gate를 만들..

리포트 | 6페이지 | 2,000원 | 등록일 2023.11.15

다운로드 장바구니
판매자 표지

Logic gates-TTL gates와 드모르간의 법칙 결과보고서 A+ 레포트

과 Ch.2에 같은 입력을 연결하였는데 scope화면에 서로 다른 출력신호가 나타났던 것으로 보아 케이블 내부의 문제인 것 같았다. 여러 번의 실험으로 출력 신호가 생각한 것과 비슷

리포트 | 5페이지 | 2,000원 | 등록일 2023.11.15

다운로드 장바구니
판매자 표지

A+ 연세대학교 기초디지털실험 5주차 결과보고서 Sequential Logic

0. 들어가며이번주 실험에서는 순차 논리 회로에 대해 학습하는 것을 목표로 한다. 먼저 Sequential Logic 회로의 이론적 개념과 몇 가지 중요한 순차 논리 회로의 구조 ... 와 원리에 대해 배우고, 이후 순차 논리 회로 개념을 사용한 세 가지 실험을 통해 이를 깊게 이해하고자 한다. 특히 지난 주 실험에서 Combinational Logic 회로 ... 에 대해 다루었으므로 이번에는 Combinational Logic 회로와 Sequential Logic 회로의 주요한 차이점을 이해하는 것이 중요하다.구체적으로는 순차 논리 회로의 예시

리포트 | 11페이지 | 1,000원 | 등록일 2025.02.19

다운로드 장바구니

이전10개 1 234 5 6 7 8 9 10 다음10개

파워링크

신청하기