서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

최초 등록일
2020.07.27
최종 저작일
2019.09
28페이지/워드파일 MS 워드
가격 3,000원 할인쿠폰받기
판매자휘경동호랭이 (본인인증회원) 2회 판매
다운로드
장바구니
자격시험 이용후기 이벤트

소개글

"서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과레포트와 예비레포트 2주차 Lab02 Schematic Design with Logic Gates"에 대한 내용입니다.

***해당 교안과 동일한지 비교하실 수 있도록
각 목차에 해당하는 자세한 내용들을 작성해놓았습니다. 참고하시길 바랍니다.
본 레포트는 예레 및 결레 내용을 모두 담고 있습니다.

목차

1. 실험 목적·

2. 배경 이론

3. 실험 장치

4. 실험 방법

5. 예상 결과

6. 시뮬레이션 결과

7. 실험결과
(1) And Gate Programing
(2) Single-bit half Adder design
(3) Single-bit Full Adder design
(4) Design 1-bit Full adder as Schematic
(5) 1-bit Full Adder를 symbol 로 이용하여 4-bit Ripple Carry Full Adder를 schematic 설계

8. 토의

9. 결론

본문내용

1. 실험 목적
Verilog HDL 언어를 이용하여 디지털 회로를 디자인을 하기에 앞서 Schematic 설계를 수행한다. ISE의 여러 logic gate 및 도구들을 사용해 최종적으로 FPGA Device Configuration의 동작을 확인하는 것이 목적이다.

2. 배경 이론
1) Xilinx ISE란?
Xilinx ISE는 FPGA를 설계하기 위한 tool이다. 일반적으로 Xilinx ISE를 이용해 FPGA를 설계하는 과정은 다음과 같다.

(1) 코드작업
이때 사용되는 언어의 종류를 HDL이라 부르며 VHDL이나 Verilog가 사용된다.
(2) RTL(resister-transfer level) 시뮬레이션
(3) HDL코드를 synthesis(합성)
이 과정을 통해 netlist를 만들어 진다. HDL이었던 것을 실제 디지털 회로로 구현하는 것이다.
(4) implementation
실제로 target FPGA에 디지털 회로를 배치하게 되며 이를 place&route라고 한다.
(5) timing
시뮬레이션을 한다.
(6) .bit파일 생성
파일을 생성해 FPGA에 입힌다.

2) 본 실험에서 사용되는 논리회로
(1) AND gate
AND 게이트- 논리곱을 구현하는 기본 디지털 논리 게이트이다. 두 입력이 모두 1일 때 결과가 1이 출력된다.
(2) Single-bit half Adder
반가산기: 두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리회로
(3) Single-bit full Adder
전가산기 : 아래 자릿수에서 발생한 캐리까지 포함하여 세 비트를 더하는 즉, 3개의 입력을 갖는 논리회로

사전보고서
•PROM, PAL, CPLD, FPGA에 대하여 차이점, 장단점을 조사하시오.
(1) ASIC
ASIC은 특정한 전자•정보통신 제품에 사용할 목적으로 설계된 비 메모리 반도체 칩이다.

참고 자료

https://www.youtube.com/watch?v=LKXgdql3b6A&feature=share 자일링스
https://www.youtube.com/watch?v=73ltPhz5kCo&feature=share 자일링스
http://wiki.vctec.co.kr/devboard/fpga/spartan-3a-fpga-gaebalbodeu--elbert/overview FPGA
https://www.samsungsemiconstory.com/384 ASIC
http://egloos.zum.com/lhh1914/v/8831239 PROM, PAL, CPLD, FPGA
https://www.xilinx.com/support/documentation/user_guides/ug331.pdf XC3S200
https://ko.wikipedia.org/wiki/%EA%B0%80%EC%82%B0%EA%B8%B0 4-bit ripple carry full adder
전전컴실험2 교안 Xilinx ISE 14.x 사용법ppt
디지털디자인 교재

자료문의

ㆍ이 자료에 대해 궁금한 점을 판매자에게 직접 문의 하실 수 있습니다.
ㆍ상업성 광고글, 욕설, 비방글, 내용 없는 글 등은 운영 방침에 따라 예고 없이 삭제될 수 있습니다.
ㆍ다운로드가 되지 않는 등 서비스 불편사항은 고객센터 1:1 문의하기를 이용해주세요.

판매자 정보

휘경동호랭이
(본인인증회원)
회원 소개글이 없습니다.
판매지수
ㆍ판매 자료수
17
ㆍ전체 판매량
135
ㆍ최근 3개월 판매량
76
ㆍ자료후기 점수
평균 A+
ㆍ자료문의 응답률
받은문의없음
판매자 정보
ㆍ학교정보
  • 비공개
ㆍ직장정보
  • 비공개
ㆍ자격증
  • 비공개
  • 위 정보 및 게시물 내용의 진실성에 대하여 해피캠퍼스는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
    위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다.
    저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.

    찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

    우수 콘텐츠 서비스 품질인증 획득
    최근 본 자료더보기
    서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design  with Logic Gates