서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 결과 보고서

소개글

"서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 결과 보고서"에 대한 내용입니다.

목차

1. 실험목적
2. 퀴즈 답안지 및 정답
3. 실험할 회로의 해석과 예상 결과
4. 실험 결과 및 예상결과와의 비교 분석
5. 결론 및 검토사항
6. 참고문헌

본문내용

1. 실험목적
1. TTL의 동작원리를 확인한다.
2. 주어진 진리표를 논리식으로 최적화 한다.
3. 논리식을 TTL로 구현하여 그 동작을 확인한다.
4. Xilinx ISE로 설계된 회로를 FPGA로 구현하고 그 동작을 확인한다.

2. 퀴즈 답안지 및 정답
1. a. PSW Push Button Switch는 버튼을 눌렀을 경우 (HIGH) 상태이다.
b. Dip SW는 Switch가 위로 가 있으면 (ON)이고, 해당 신호는 (Low) 가 된다.

<중 략>

5. 결론 및 검토사항
이번 실험은 카르노맵으로 진리표를 논리식으로 최적화 한 뒤 TTL로 구현하여 동작을 확인하고 FPGA로도 구현하여 동작을 확인하는 실험이었다. NAND 게이트의 결과 값과 NAND 게이트로 inverter를 만들 수 있었고 pull up 저항과 pull down 저항을 알 수 있는 기회가 되었다. 실험 1-F의 경우 소자에 전류가 흐르면 정상작동하지 않으므로 올바른 설계의 중요성을 느꼈다. 실험 1-G의 경우 해당 회로가 Wired-AND로 알고 있었는데 교재에는 Wired-OR로 표기된 것을 확인하였다. 하지만 실험 결과 Wired-AND로 만나는 지점이 AND 게이트의 역할을 하는 것을 확인하였다. 마지막으로 Xilinx를 통한 FPGA로 구현하여 설계가 올바른지를 파악하는, 더 빠르고 편한 방법을 배울 수 있었다.

참고 자료

S. Brown and Z. Vranesic, 'Fundamentals of Digital Logic with VHDL Design', 3rd Edition, McGraw Hill, 2009
디지털 논리 회로 실험 2주차 실험 매뉴얼, 서강대학교 전자공학과
디지털 논리 회로 실험 2주차 구교재, 서강대학교 전자공학과