(완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 결과 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,

소개글

각 실험마다 아래의 내용이 포함되어 있습니다.

1) 교안에서 요구하는 문법을 사용한 코드
2) 테스트벤치
3) 시뮬레이션
4) 핀 넘버
5) 콤보박스

혼자서 시뮬레이션을 진행하실때 위 내용들을 차례로 따라가면
쉽게 진행하실 수 있습니다.

목차

1. 실험 결과
1) 실습[0]
2) 응용과제

2. 토의
1) 실습[0]
2) 응용과제

3. 결론

4. 참고문헌

본문내용

1)실습[0]
실습[0]번은 다음 그림과 같이 버튼 입력(in)으로 부터 한 클럭 동안의synchronized된 신호 (in_syn) 생성해야 했다. 본 토의에서는 왜 이렇게 코드를 작성했는지 설명하고자 한다.

Input은 clk, sw(=in)이며 output은 in_syn이다. 실습에서는 clk이 negedge일 때 작동했지만 설명에서는 posedge로 설정하여 이야기하려 한다.

입력 in이 들어오고 그때 in_dly로 한 클럭 뒤에 똑 같은 in의 값이 들어오도록 한다. 그 뒤, in_dly의 값을 반대로 하고 이 값을 in과 and로 연결한다. 설명에서 보이듯 posedge에서 in과 ~in_dly가 1이면 출력인 in_syn에서 1이 출력되고 한 클럭 동안 1이 유지된다.

<중 략>

2) 응용과제
본 토의에서는 응용과제의 상태도가 다음과 같이 설계된 이유와 응용과제의 코드에 대해 이야기하고자 한다.
1)응용과제의 상태도가 다음과 같은 이유
만약 모든 상태도를 다 설정해야 했다면 총 2^4로 14개의 상태가 나왔어야 한다. 하지만 모든 경우를 다 생각하기엔 코드가 길어지고 중복되는 경우도 있으며 복잡해지기에 우리가 원하는 값인 1011이 되는 과정을 생각하여 상태도를 설계하였다.
먼저 원하는 값인 1011을 가장 마지막에 두고 그 앞을 거슬러 가보자. 1011이 되기 위해선 X101인 값에 1이 입력이 되야 1011이 되고 1을 출력할 수 있게 된다. 여기서 X가 의미하는 바는 0또는1이 들어갈 수 있다는 이야기이다.

참고 자료

전자전기컴퓨터설계실험2 교안