"verilog코드"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 엘리베이터 verilog 게임 FPGA verilog verilog 시계 FPGA adder

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog코드" 검색결과 241-260 / 575건

연세대 전기전자 기초실험 chapter. 8 (2017년판) 예렙+결렙

learned this logic in several computer coding class. We use 7-segment LED. By using coding verilog ... above. And, logic operation and arithmetic operation is implemented very easily by coding. We also ... Logic circuit that form is combined without memory. We made 7-segment LED and ALU by verilog and It

리포트 | 13페이지 | 1,500원 | 등록일 2018.07.17

다운로드 장바구니
디지털시스템설계(IR 리모콘) 디자인 프로젝트

디지털시스템설계ProjectIR 리모콘Design 설계학 과 :과 목 :수강 번호 :담당 교수 :학 번 :이 름 : IR 리모콘 설계▶완성한 verilog code ( test.v / bit.v를 제외한 6개 code)

리포트 | 7페이지 | 1,500원 | 등록일 2018.08.19

다운로드 장바구니
서울시립대학교 전전설2 3주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

Post-Lab Report- Title: Lab#03 Introduction to Verilog HDL담당 교수담당 조교실 험 일학 번이 름1. Introduction (실험 ... 며, C 프로그래밍 언어의 방식을 따른다. 이러한 특징에 따라 한쪽에서의 장점은 한쪽의 단점이 된다.Verilog는 C를 기반으로 하여 일반적으로 VHDL에 비해 배우기 쉽다. 그 ... 에 반해 VHDL은 배우고, 프로그래밍 하기에 조금 더 어렵다.하지만 Verilog에는 라이브러리 관리 기능이 없다. 이것은 Verilog는 컴파일 과정에서 별도의 파일에 필요

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
6주차 결과보고서- 디지털 시스템 설계 및 실험 결과보고서

bit BCD code 로 변환하는 컨버터를 라인 디코더를 이용해 설계2. BCD 입력을 7-segment로 출력하는 디지털 회로 설계3. Clock을 이용하여 7-Segment ... (w1,D,Q2,NQ2);or or1(w2,NQ1,clr);and and2(w3,Q2,~clr);SRlatch sr3(w2,w3,Q,NQ);endmodule의 코드로 변경하여 TB ... 을 실행하여 프로젝트를 생성한 뒤 프로그래밍한 Verilog 파일을 불러왔다.2) Main회로를 Top level로 설정한 뒤 Compile 하였고 에러는 발생하지 않았다.3) Pin

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 3주차 사전보고서

임6. In-Lab 실습 1~5 과제들을 Verilog HDL 언어로 코딩하고 Synthesize ?XST 단계까지 실행하시오.- 실습1위 사진처럼 and게이트를 나타내는 코드 ... 2019년 전자전기컴퓨터설계실험23주차 사전보고서1. Verilog HDL과 VHDL의 장단점Verilog HDL : C를 기반으로 하는 언어, 대소문자를 구분함, 전자시스템 ... 설계 기능 게이트 어레이 및 집적회로와 같은 디지털 및 혼합 신호 시스템을 설명하기 위해 전자 설계 자동화에 사용되는 언어, Verilog보다 복잡, 다른 클래스와 함께 변수

리포트 | 8페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습6 [결과레포트]

을 구현하기 위한 Verilog code는 아래 그림5~6과 같다.그림 SEQ 그림 \* ARABIC 5 Moore State Machine Verilog code _ 1그림 SEQ ... 그림 \* ARABIC 6 Moore State Machine Verilog code _ 2Moore State Machine을 COMBO와 연결하기 위한 PIN설정 code ... 를 통해 HBE_COMBO로 Moore State Machine Verilog code를 구현한 실험 결과는 아래 그림8~13과 같다.그림 SEQ 그림 \* ARABIC 8 초기

리포트 | 15페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
stopwatch 결과보고서

1. 실험 제목Stopwatch2. 목적 및 목표주어진 코드의 동작원리를 파악하고 Verilog를 변형시켜 DE0보드를 이용하여 실행시켜보자!!3. 관련 이론Quartus ... Prime, Modelsim의 사용법, Verilog코드, 논리회로의 couner, clock, reset등4. 실험 과정제공된 코드 (stopwatch.v) 의 동작을 이해하고, 모델 ... 동작을 확인하시오제공된 코드 (stopwatch.v) 를 다음과 같이 변경하여 동작을 확인하시오. - start 스위치 기능은 변경없음- reset 스위치에 의해서 99로 초기

리포트 | 6페이지 | 1,000원 | 등록일 2019.09.23 | 수정일 2019.09.24

다운로드 장바구니
디지털시스템설계(Mu0 behavioral Model 설계) 과제

▶완성한 verilog code ( 채워야할 부분만 capture했습니다.)▶simulation결과: acc결과가 표시된 wave

리포트 | 3페이지 | 1,500원 | 등록일 2018.08.19

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습4 [예비레포트]

하였다.Behavioral Modeling으로 설계된 1bit 2:1 MUX의 코드는 아래 그림 4와 같다.그림 SEQ 그림 \* ARABIC 4 2:1 MUX code2:1 MUX ... 위에서 설계한 2:1 MUX를 이용하여 Gate Primitive Modeling으로 설계한 2bit 2:1 MUX의 Verilog code는 아래 그림 8과 같다.그림 SEQ ... Modeling으로 4:1 MUX를 설계하였다.4:1 MUX의 Verilog code는 아래 그림14와 같다.그림 SEQ 그림 \* ARABIC 14 4:1 MUX code4:1 MUX

리포트 | 15페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
DE0CV 결과보고서

과 Modelsim의 사용법. (자료 참고)4. 실험 과정1. 다음 회로도를 Verilog-HDL 로 코딩하고 Modelsim으로 파형을 확인하시오.5. 실험 결과결과보고사항실험 회로의 Verilog-HDL 코드- Modelsim으로 시뮬레이션한 파형- 실험 회로의 진리표, 논리식

리포트 | 5페이지 | 1,000원 | 등록일 2019.09.23 | 수정일 2019.09.24

다운로드 장바구니
전자전기컴퓨터설계2_HBE-COMBO ll VerilogHDL 실습7[예비레포트]

, SW 4 => 파,SW 5 => 솔, SW 6 => 라, SW 7 => 시, SW 8 => 높은 도PIEZO를 Verilog code로 작성한 것은 아래 그림 9~12와 같 ... 다.그림 SEQ 그림 \* ARABIC 9 PIEZO Verilog code_1그림 SEQ 그림 \* ARABIC 10 PIEZO Verilog code_2그림 SEQ 그림 ... \* ARABIC 11 PIEZO Verilog code_3그림 SEQ 그림 \* ARABIC 12 PIEZO Verilog code_4PIEZO Verilog code를 Simulation

리포트 | 14페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 예비 레포트 Combinational Logic 1

········································136. 참고 문헌········································131. 실험 목적본 실험에서는 Verilog HDL언어 ... -initial: 최소 한번만 실행된다.테스트벤치 구문에서 20ns 주기로 1과 0을 토글링 하는 신호를 생성하는 코드2’s complement (2진 보수) 방식으로 -8 ~ 7 ... _adder U1 (s1, z, s, temp_c2 );In-Lab 실습 1 ~ 3 과제에서 수행할 코드를 작성하고 Synthesize – XST 단계까지 수행하시오.실험방법 참조3. 실험

리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
Combinational Logic Design Using FPGAs

. I learned the way to write Verilog code for simplified function. From the second experiment I wrote ... Verilog code for some simple functions and test it by simulating with test bench code and observing ... design works well without any error. I also made the test bench and proved the code is correct by

리포트 | 14페이지 | 1,000원 | 등록일 2012.02.11

다운로드 장바구니
전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 예비보고서

bench code를 GATE PRIMITIVE modeling & BEHAVIORAL modeling이 두 가지 방식을 통해 작성하고, Spartan-3로 다운받아 실제로 구현 ... . Reference (참고문헌) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥10< 초록 (Abstract) >이번 실험은 Verilog HDL으로 1bit full adder를 구동시키는 실험이다.Test ... 다.1. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험을 통해 Verilog HDL의 원리와 gate primitive modeling

리포트 | 11페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
디시설 - 기본적인 디지털 논리회로 설계

화된 논리식을 HDL로 코딩하라. 이때 다음과 같이 Verilog 또는 VHDL 템플릿에 따라 설계한다.3. 설계한 HDL 코드를 컴파일하고 시뮬레이션한 결과를 Schematic ... 으로 설계했을 때와 비교하 라.- 2번에서 설계한 VHDL 코드를 컴파일하고 Vector Waveform File로 시뮬레이션한 결과- vwf 시뮬레이션 전에 Assignments ... 를 Functional으로 선택한 후, 시뮬레이션을 실행하였다.그 결과 Schematic으로 설계했을 때와 HDL코드로 설계했을 때의 시뮬레이션 결과는 동일 하게 나왔으며, [표 3-6]에서 작성

리포트 | 10페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 예비 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,

실험에서도 순차회로에 대해서 학습한다. 그중 FSM인 Moore Machine 과 Mealy Machine을 Verilog HDL언어를 사용하여 설계하고 실험하여 state ... 은 실습 3에서 만든 동기식 입력으로 변환하여 사용할 것.CodeTest benchsimulation5. 예상 결과본 실험은 Verilog HDL 언어를 사용하여 Sequential ... Logic을 설계하는 실험이다. FSM인 무어머신과 밀리머신을 배우고 어떻게 설계하는지 이해한 후 더 나아가가 응용과제까지 하게 된다. 이번 실험을 진행하기 전, 미리 코드를 작성

리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
결과보고서 - Binary-to-BCD Convertor

: 전기전자전파 공학부 ㅇㅇㅇ 학번 :실험조 : 7조 실험일 : 3. 31실험제목Binary-to-BCD Convertor 설계실험목표4bit binary 를 8bit BCD code ... .)※ FUNC(A)를 아직 선언하지 않았는데 다른 변수의 값으로 대응시켜 사용할 수 있다는 사실을 통해 Verilog가 C언어와 다른 순서로 명령어를 처리한다는 것을 추측할 수 있 ... 사실은 Verilog가 각 block내에서 입, 출력으로 사용하는 변수의 자료형이 전역(global)이 아니라 지역(local)임을 알 수 있다.case(A)// FUNC라는 함수

리포트 | 3페이지 | 1,000원 | 등록일 2017.11.08

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습5 [결과레포트]

한 4bit shift Register Verilog code를 HBE_COMBO를 통해 구동을 확인 한다.1. Introduction (실험에대한소개)가. Purpose of ... 로 올바르게 구동됨을 확인하였다.4bit Shift Register의 Verilog code를 작성하면서, posedge와 negedge의 쓰임에 대해 알게 되었고, 이를 통해 각각 ... bit Shift Register Verilog code를 HBE_COMBO를 통해 확인하며 올바르게 설계되었는지 확인하였다. 4bit Shift Register 를 통해 CLK

리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL

한 클럭을 유지하고 설계자가 코드를 디버그하기 위해 특정 시간 동안의 다양한 레지스터의 값들을 볼 수 있도록 해준다.2.2. VerilogIEEE 1364로 표준화된 Verilog ... Logic Design using Verilog HDLpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자Logic ... Design using Verilog HDL(3주차)post-lab report1목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. HDL (03)2.2

리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

다운로드 장바구니
Verilog를 사용한 설계과제(4bit CLA 모듈, State table)

HW 1설계 코드와 주석테스트벤치 코드테스트벤치에서 초기값을 0으로 선언한 후, #100을 통해 a, b, ci에 100ns 뒤에 각각 4bit씩 입력하였다.시뮬레이션 결과고찰 ... bit를 구성해야하나, 5bit로 설정해 carry_out을 sum에 MSB로 지정함으로써 결과 값 확인 시 좀 더 가독성을 높힌 코드를 작성하였다. 코드에 적었듯 sum을 [3:0 ... ]으로 바꿔서 선언해도 전혀 문제되지 않고 원하는 동작을 동일하게 수행한다.HW 2설계 코드와 주석테스트벤치 코드시뮬레이션 결과고찰Mealy machine은 이미 상태그래프가 주어져

리포트 | 14페이지 | 1,000원 | 등록일 2020.04.03

다운로드 장바구니

이전10개 8 9 10 11 121314 15 16 17 다음10개

파워링크

신청하기