"verilog코드"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 엘리베이터 verilog 게임 FPGA verilog verilog 시계 FPGA adder

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog코드" 검색결과 181-200 / 575건

iPROVE 기반 SoC 검증을 위한 트랜잭터 구현 (A Transactor Implementation for SoC Verification with Iprove)

Array). The implemented automatic generator of transactor generates a Verilog code of transactor by ... (Graphical User Interface)를 통하여 입력받아 정형화된 하드웨어 블록들을 근간으로 입력정보를 추가하여 각각의 블록들을 만들어 하나의 Verilog 코드로 생성하는 동작

논문 | 7페이지 | 무료 | 등록일 2025.06.25 | 수정일 2025.06.28

다운로드
판매자 표지

현대자동차 2021년 전자제어시스템 개발 합격 자기소개서

을 진행하였습니다. 덕분에 RTOS(uC/OS-ii) 표준코드를 통해 ARM Cortex-M3 보드를 제어할 수 있는 역량을 쌓았습니다.2. 컴퓨터네트워크(B+)컴퓨터 네트워크 ... 고, 레지스터와 조합논리를 합쳐 FSM을 설계하는 역량을 습득하였습니다. 또한, Quartus와 Modelsim 사용법을 익히고, 하드웨어 기술 언어인 Verilog를 이용하여 디지털 시스템 및 Testcase를 만들고 이를 FPGA Board에 구현하는 역량을 키웠습니다.

자기소개서 | 2페이지 | 3,000원 | 등록일 2022.10.17

다운로드 장바구니
판매자 표지

SK하이닉스 양산기술 합격 자기소개서

께 다른 강의를 수강하는 것이 좋겠다는 말까지 들었지만, 더욱 포기하고 싶지 않았습니다.시작은 Verilog 하드웨어 기술 언어를 사용하여 ALU를 구현하는 것이 ... 었습니다. Verilog라는 언어는 너무나도 생소했습니다. 또한 기본적인 논리연산도 모르던 저였기에 강의를 녹음하며 이해가 되지 않았던 부분을 복습하고 따로 digital logic ... 과 microprocessor의 기초를 공부하며 7개의 논리연산이 가능한 ALU 코드를 완성하였습니다. 그 다음은 Register와 Memory를 구현하는 것이었습니다. instruction

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.02.06

다운로드 장바구니
[정보통신개론]다음과 같은 (12 8) 해밍 코드에서 기수 패리티라고 가정하고 해밍비트( 1 2 3 4)을 결정하는 방법에서 정보 비트를 이용하는 방법과 비트 구성열을 이용하는 방법을 사용하여 패리티 비트를 구하시오.

정보통신개론문제 다음과 같은 (12,8) 해밍 코드에서 기수 패리티라고 가정하고 해밍비트 (=1,2,3,4)을 결정하는 방법에서 정보 비트를 이용하는 방법과 비트 구성열을 이용 ... 에 대해 단일 비트를 포함하므로 7 비트의 ASCII 단어를 가정 할 때 Hamming 은이 를 총 8 비트가 있는 (8,7) 코드 로 설명 했으며, 그중 7 개는 데이터입니다 ... . 반복 예제는 동일한 논리를 따르는 (3,1) 입니다. 코드 레이트는 우리의 반복 예, 1/3, 첫 번째로 나눈 수이다.Hamming은 또한 두 개 이상의 비트를 뒤집는 문제를 발견

리포트 | 5페이지 | 9,000원 | 등록일 2020.11.29 | 수정일 2020.12.15

다운로드 장바구니
새로운 DIT Radix-4 FFT 구조 및 구현 (A New DIT Radix-4 FFT Structure and Implementation)

and implemented using Verilog coding. Through synthesis, it is shown that the 64-point FFT is ... 구조를 설계하고 Verilog로 코딩하여 구현함으로써 제안 구조의 효용성을 입증하였다. 48개의 곱셈기를 사용하여 합성하였으며 678만 게이트 수를 나타내었다. 따라서 제안

논문 | 8페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
판매자 표지

현대자동차 차량SW 제어 최종합격자소서 및 질문리스트

등에 관하여 공부하였습니다. 후수과목에서 Verilog C 언어와 Spice 프로그램 활용에 도움이 됐습니다.(3) 운영체제 3학점 4.5 / 4.5Linux에서 시스템콜을 이용 ... 한 커널과 I/O 버퍼 및 디바이스 드라이버에 대해 학습했고 프로세스 스케줄링과 멀티쓰레드 활용 기법에 대해 공부했습니다. 이후 C언어로 된 코드를 어셈블리 언어로 바꾸어 동일

자기소개서 | 4페이지 | 4,900원 | 등록일 2023.06.01

다운로드 장바구니
IoT 응용을 위한 초경량 블록 암호 알고리듬 PRESENT의 하드웨어 설계 (A Hardware Design of Ultra-Lightweight Block Cipher Algorithm PRESENT for IoT Applications)

/복호 기능을 갖는 두 종류의 PR80 크립토 코어를 80 비트의 마스터키를 지원하도록 설계하였다. 설계된 PR80 크립토 코어는 블록암호의 기본 ECB (electronic code book ... . The designed PR80 crypto-cores implement the basic cipher mode of operation ECB (electronic code book ... ) 운영모드를 수행하며, 마스터키 재입력 없이 평문/암호문 블록들을 연속적으로 처리할 수 있도록 설계되었다. PR80 크립토 코어는 Verilog HDL을 사용하여 소프트

논문 | 7페이지 | 무료 | 등록일 2025.07.09 | 수정일 2025.07.11

다운로드
삼성전자 파운드리사업부 회로설계 최종 합격 자기소개서(자소서)

한 설계 솔루션을 개발하는 파운드리 회로설계 직무에 매력을 느끼게 되어 지원하게 되었습니다.저는 학부에서 Verilog를 이용한 HW 개발을 수행하였고, 장기현장실습 프로젝트 ... 며 Verilog Code를 작성하는데 많은 도움이 되었습니다. 또한 삼성전자 장기현장실습을 진행하면서 간단한 SPICE 시뮬레이터를 구현해 보았는데, Python을 이용하여 회로 수치해석 ... 의 Transient 시뮬레이션을 엑셀을 통해 확인하고 Python 코드로 구현하였습니다. 이 과정에서 회로 MNA matrix를 구성하는 방식과 dynamic timestep

자기소개서 | 9페이지 | 3,000원 | 등록일 2023.02.13

다운로드 장바구니
2023년 앤비젼 제품엔지니어(카메라/Board) 합격자소서

들에게 제가 지금까지 해왔던 오픈소스와 코드들을 정리하고 공유하며 더 높은 결과물을 낼 수 있도록 지원하였습니다. 팀원들은 추가 업무로 바빠진 저를 대신하여, 3~4일이 소요되는 3D ... Output에 대한 표를 만들었습니다. 표를 바탕으로 상태도를 그려 한눈에 보이게 하였습니다. 이후 시뮬레이션을 하기 위해 Verilog HDL을 활용하였고, FSM을 활용한 모듈

자기소개서 | 3페이지 | 4,000원 | 등록일 2025.01.05

다운로드 장바구니
판매자 표지

(인서울 중하위권)SK하이닉스 소자직무 학사 합격자소서

하게 대처한 경험이 있습니다.학부 연구생 당시 RRAM을 이용한 PUF를 코드로 구성하여 보안을 검증하는 프로젝트를 진행하였습니다. 이때 Python을 이용하여 PUF를 구성하고 성능 ... 을 검증하며 양질의 결과값이 잘 나왔는지에 대한 그래프를 작성하였습니다.초기에 설계할 때엔 전체적으로 코드를 구성하지 않고, 각 단계마다 요구하는 최적화된 구조 및 데이터를 구성하기 ... 은 현재의 복잡한 코드를 전부 삭제하고 다시 유기적으로 연결된 코드를 구성하는 것이었습니다. 팀원들은 제 방식에 대하여 정확성이 낮을 것이라는 이유와 이미 공을 들여 구성한 코드를 포기

자기소개서 | 6페이지 | 10,000원 | 등록일 2022.12.26

다운로드 장바구니
판매자 표지

현대오토에버 2021년 전장 SW 합격 자기소개서

대학에서 차량 디스플레이 시스템을 Verilog로 제어하거나 스마트키 FW를 개발하며, '자동차를 제어하는 SW 엔지니어'를 미래의 업으로 삼자고 확신하게 되었습니다.그러던 어느날 ... 프로토콜 이론을 학습한 후, RTOS(uC/OS-ii) 표준코드를 통해 ARM Cortex-M3 보드를 제어하는 방법을 배웠습니다. 이 실습을 통해 RCC로 클락을 제공한 후

자기소개서 | 2페이지 | 3,000원 | 등록일 2022.10.17

다운로드 장바구니
가감산기 8bit addsub8 설계 베릴로그

함으로써 overflow여부를 알 수 있게함.테스트밴치 소스코드//---------------------------------------------------------------- ... // By : tb_verilog.pl ver. ver 1.2s////--------------------------------------------------------------- ... 소스코드 설명정상적인 출력결과(-128~+127)내는 연산 양수±음수, 양수±양수, 음수±양수, 음수±음수를 차례대로 먼저 검증하고, 그 이후 양수로 벗어난 범위와 음수로 벗어난

리포트 | 18페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
디지털 시스템 설계 및 실습 7-세그먼트 FND 디코더 설계 verilog

도4. 7-세그먼트 FND 디코더의 Verilog 코드1) fnd.vmodule fnd(clk,bcd,fnd_data, fnda, fndb, fndc, fndd, fnde

리포트 | 5페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
SoC 설계를 위한 적외선 영상처리 IP 설계, 구현 및 검증 (IR Image Processing IP Design, Implementation and Verification For SoC Design)

on each algorithm. Each algorithm was coded as RTL(Register Transfer Level) using Verilog HDL ... on each algorithm. Each algorithm was coded as RTL(Register Transfer Level) using Verilog HDL

논문 | 7페이지 | 무료 | 등록일 2025.05.23 | 수정일 2025.05.26

다운로드
ALU 8bit 설계 베릴로그

했던 8bit adder/subtractor 실험에 사용했던 코드를 다시 사용하도록함.(그림 ㄱ,ㄴ참고) mode값에 상관없이 일단 모든 연산을 모두 수행하고 mode값에 따라 알맞 ... 은 값만 result값에 대입하는 기법으로 설계.그림 ㄱ.그림 ㄴ.8bit ALU 블록 다이어그램 및 mode값 수행 list테스트밴치 소스코드//------------------ ... \TestBench\alu_TB_settings.txt// By : tb_verilog.pl ver. ver 1.2s////----------------------------------------

리포트 | 36페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
4 to 2bit binary encoder 설계 베릴로그

디지털시스템설계 #2 Report2018. 5. 8 제출인코더는 말 그대로 코드를 만드는 회로로, 어떤 정보를 포함하고 있는 여려 개의 입력신호중 단 하나의 활성화된 입력을 표현 ... 한 값도 고려하지 않고 모든 출력값 모두 0으로 내보냄.case,if,for문을 사용한 코드를 검증할 때 공통적으로 사용한테스트밴치 소스코드.//-------------------- ... _TB_settings.txt// By : tb_verilog.pl ver. ver 1.2s////----------------------------------------------

리포트 | 18페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+

Pre-reportCombinational Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용 ... 된 순서대로 실행- 논리 합성이 지원되지 않으므로 시뮬레이션을 위한 테스트벤치에 사용- 예(2) 테스트벤치 구문에서 20ns 주기로 1과 0을 토글링하는 신호를 생성하는 코드를 작성하시

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

SK하이닉스 Solution SW(소프트웨어) 합격 자기소개서

하는 부분을 최대한 줄이고자 툴 개선을 시도하게 되었습니다. 2기존 툴의 소스코드를 검토한 결과, 코드의 가독성이 매우 떨어지고 같은 함수가 중복으로 정의되어 있는 등 최적화가 되어 있 ... 한 RISC 프로세서를 Verilog HDL로 설계하는 프로젝트를 통해 HDL의 개념을 이해하고 실무에서 디지털 회로를 어떻게 설계하고 검증하는지 알 수 있었습니다. 3또한, 꾸준

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.02.09

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - Switches, Lights, Multiplexors

Verilog code will use the pins on the Cyclone Ⅱ FPGA that are connected to theSW switches, and the ... output ports of your Verilog code will use the FPGA pins connected to the LEDR and LEDG lights.4 ... , code 첨부 및 설명 등)#코드 설명*Assign mif s ==(1 bit binary number 1) : m = yelse : m = x#flow chartPART Ⅱ

리포트 | 6페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
2024 sk하이닉스 설계 합격 자기소개서

적으로 노력해왔습니다. 특히 메모리 설계와 회로 검증에 대한 깊은 이해를 위해 전자공학과 컴퓨터공학 관련 과목을 수강하였고, Verilog 및 VHDL에 대한 전문 지식을 쌓 ... 한 코드의 효율성을 검증하기 위해 다양한 테스트를 실시하였고, 실질적인 데이터 결과를 기반으로 설계를 수정하고 최적화하는 작업이 포함되었습니다. 이 과정은 단순한 이론적 학습을 넘

자기소개서 | 6페이지 | 5,000원 | 등록일 2024.09.18

다운로드 장바구니

이전10개 5 6 7 8 91011 12 13 14 다음10개

파워링크

신청하기