디시설 - 기본적인 디지털 논리회로 설계

최초 등록일
2019.07.20
최종 저작일
2019.03
10페이지/한글파일 한컴오피스
가격 1,000원 할인쿠폰받기
판매자전자공학도 (실명인증회원) 4회 판매
다운로드
장바구니

목차

1. 제목
2. 실습 목적
3. 실습 내용/ 실습 결과
4. 연습문제
5. 실험 결과 및 고찰
6. 참고문헌

본문내용

제목
기본적인 디지털 논리회로 설계

실습 목적
본 실습에서는 기본 논리 게이트로 구성된 회로를 Schematic과 VHDL로 각각 설계하여 시뮬레이션 후, 시뮬레이션 결과가 작성한 진리표와 일치하는지 확인함으로써 논리회로 설계 과정과 설계 방식의 차이점과 장단점을 비교한다.

<중 략>

고찰
앞선 교육과정에서 C언어를 수강하여 프로그래밍언어에 대한 지식을 가지고 있는 상태에서 처음 QuartusⅡ 프로그램을 접하고 VHDL로 코드를 짜기 전까지는 일반적인 소프트웨어 프로그래밍과 VHDL 코드의 차이를 잘 몰랐다. 하지만 실습을 진행하다보니 작게는 주석부터 크게는 병행으로 실행된다는 차이가 있다는 것을 알게 되었으며, 실습 중 교재에 나오는 코드를 보며 그대로 따라 적다가 나의 프로젝트명과 entity 이름을 일치시키지 않아서 컴파일 에러가 뜨는 실수를 하였다.

기본 논리 게이트로 구성된 회로를 Schematic과 VHDL로 각각 설계하여 시뮬레이션을 한 후 주어진 논리회로에 대해 미리 작성한 진리표와 비교함으로써 Schematic과 VHDL 설계 결과에는 차이가 없다는 것을 알게 되었다.

참고 자료

양영일, 『VHDL을 이용한 디지털 논리회로 설계』, 미래컴(2010)
노승환, 『디지털 시스템 설계 및 실습』, 한빛아카데미(2017)

자료문의

ㆍ이 자료에 대해 궁금한 점을 판매자에게 직접 문의 하실 수 있습니다.
ㆍ상업성 광고글, 욕설, 비방글, 내용 없는 글 등은 운영 방침에 따라 예고 없이 삭제될 수 있습니다.
ㆍ다운로드가 되지 않는 등 서비스 불편사항은 고객센터 1:1 문의하기를 이용해주세요.

판매자 정보

전자공학도
(실명인증회원)
회원 소개글이 없습니다.
판매지수
ㆍ판매 자료수
20
ㆍ전체 판매량
131
ㆍ최근 3개월 판매량
34
ㆍ자료후기 점수
평균 A+
ㆍ자료문의 응답률
67%
판매자 정보
ㆍ학교정보
  • 비공개
ㆍ직장정보
  • 비공개
ㆍ자격증
  • 비공개
  • 위 정보 및 게시물 내용의 진실성에 대하여 해피캠퍼스는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
    위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다.
    저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.

    찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

    • 한글파일 디시설 - 7-세그먼트 디코더 설계 4페이지
      ) 노승환, 『디지털 시스템 설계 실습』, 한빛아카데미(2017) ... 양영일, 『VHDL을 이용한 디지털 논리회로 설계』, 미래컴(2010 ... 결과 보고서 ( 7-세그먼트 디코더 설계 ) 제목 7-세그먼트 디코더
    • 한글파일 디시설 - 4비트 가산감산기 , BCD 가산기 10페이지
      , 『디지털 시스템 설계 실습』, 한빛아카데미(2017) ... , 『VHDL을 이용한 디지털 논리회로 설계』, 미래컴(2010) 노승환 ... 가산/감산기 , BCD 가산기 실습 목적 BCD는 디지털에서 사용하는 2
    • 한글파일 디시설 - 인코더, 디코더 설계 9페이지
      유리하다. 고찰 디지털공학 강의를 들으며 배운 논리회로인 디코더와 ... 결과 보고서 ( 인코더, 디코더 설계 ) 제목 인코더, 디코더 설계 ... 문을 제공하기 위한 기본 구조체이다. 이를 이용해 복잡한 디지털
    • 한글파일 디시설 - 멀티플렉서, 디멀티플렉서 설계 7페이지
      디지털시스템에서 자주 사용된다. [표 3-1] 멀티플렉서의 진리표S_{ 1 ... 결과 보고서 ( 멀티플렉서, 디멀티플렉서 설계 ) 제목 MUX ... 설계한다. 실습 내용 실습 결과 MUX 1. 멀티플렉서(MUX
    • 한글파일 디시설 - 수 정렬회로 설계 7페이지
      결과 보고서 ( 수 정렬회로 설계 ) 제목 수 정렬회로 설계 실습 목적 ... 다음 출력하는 회로이며, 이번 실습을 통해 VHDL의 package 사용 ... 방법에 대해 배워 본다. 실습 내용 실습 결과 크기 비교기 VHDL코드
    • 한글파일 디시설 - 전가산기, 전감산기 설계 9페이지
      결과 보고서 ( 전가산기, 전감산기 설계 ) 제목 전가산기, 전감산 ... 디지털 신호의 비트 수가 증가해도 동일하게 동작할 경우 VHDL 코드의 ... 연산을 통해 입출력 관계를 표현함으로써 회로를 구현하니 디지털 신호의
    • 한글파일 디시설 - ‘1’ 개수 카운터 Leading one 카운터 설계 6페이지
      결과 보고서 ( ‘1’ 개수 카운터 / Leading one 카운터 ... 실습 결과 ‘1’ 개수 카운터 VHDL 코드 - 코드 주요 내용 ... 좋다. FPGA kit 실험 결과 < 핀할당 > ‘11000000’ 입력
    더보기
    상세하단 배너
    우수 콘텐츠 서비스 품질인증 획득
    최근 본 자료더보기
    상세우측 배너
    디시설 - 기본적인 디지털 논리회로 설계