디시설 - 기본적인 디지털 논리회로 설계

목차

1. 제목
2. 실습 목적
3. 실습 내용/ 실습 결과
4. 연습문제
5. 실험 결과 및 고찰
6. 참고문헌

본문내용

제목
기본적인 디지털 논리회로 설계

실습 목적
본 실습에서는 기본 논리 게이트로 구성된 회로를 Schematic과 VHDL로 각각 설계하여 시뮬레이션 후, 시뮬레이션 결과가 작성한 진리표와 일치하는지 확인함으로써 논리회로 설계 과정과 설계 방식의 차이점과 장단점을 비교한다.

<중 략>

고찰
앞선 교육과정에서 C언어를 수강하여 프로그래밍언어에 대한 지식을 가지고 있는 상태에서 처음 QuartusⅡ 프로그램을 접하고 VHDL로 코드를 짜기 전까지는 일반적인 소프트웨어 프로그래밍과 VHDL 코드의 차이를 잘 몰랐다. 하지만 실습을 진행하다보니 작게는 주석부터 크게는 병행으로 실행된다는 차이가 있다는 것을 알게 되었으며, 실습 중 교재에 나오는 코드를 보며 그대로 따라 적다가 나의 프로젝트명과 entity 이름을 일치시키지 않아서 컴파일 에러가 뜨는 실수를 하였다.

기본 논리 게이트로 구성된 회로를 Schematic과 VHDL로 각각 설계하여 시뮬레이션을 한 후 주어진 논리회로에 대해 미리 작성한 진리표와 비교함으로써 Schematic과 VHDL 설계 결과에는 차이가 없다는 것을 알게 되었다.

참고 자료

양영일, 『VHDL을 이용한 디지털 논리회로 설계』, 미래컴(2010)
노승환, 『디지털 시스템 설계 및 실습』, 한빛아카데미(2017)