"verilog코드"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 엘리베이터 verilog 게임 FPGA verilog verilog 시계 FPGA adder

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog코드" 검색결과 301-320 / 575건

verilog 나눗셈기 곱셈기 보고서

, 즉 빼기가 가능할 때 1이되는 신호이다. 이외의 레지스터 이름은 Verilog 코드에 주석으로 달아 놓았다.나눗셈기의 State Graph 이다. S0은 초기 상태이다. St ... 가 정확히 한 클록만 1이기 때문이다. 즉 단 한번만 나눗셈이 실행되고 다시는 실행되지 않는다.Verilog Coding (Main part + Test bench(정상동작)

리포트 | 35페이지 | 2,000원 | 등록일 2018.12.27

다운로드 장바구니
vending machine(자판기)

보고서 형식의 한글 파일과 ppt파일 그리고 프로그램 소스가 함께 포함되어있습니다.quartus를 이용하여 verilog HDL code로 작성한 vending machine ... (자판기)입니다.실제 자판기와 유사하게 작동되도록 구현했습니다. FSM을 이용하여 설계했습니다.코드를 작성할 때, 그 어떤 인터넷 사이트나 책을 참고하지 않고 처음부터 끝까지 직접 ... 타이핑했습니다.자판기의 특성상, 사용자의 조작에 의해 자판기가 작동되어야 하기 때문에, test bench는 필요가 없어서코드에 포함되어 있지 않습니다. 모델심을 이용해서 100원

리포트 | 13페이지 | 3,500원 | 등록일 2014.06.28 | 수정일 2014.07.03

다운로드 장바구니
A+ 디지털 시스템 실험 FPGA 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해 <디지털 시스템 실험 2주차 결과보고서>

및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작 ... 을 FPGA를 통해 검증한다.실험결과1) MODULE 1의 예제구현하게 될 논리 회로이다. 베릴로그 코드Model Sim을 통해 시뮬레이션 하기위한 TB 코드토의2주차 실험은 간단한 논리 ... 회로를 베릴로그로 코드한 후, 시뮬레이션으로 확인하는 실험이다.TB코드에는 처음에는 A,B,C,D가 0에서의 결과값과 A,C에 1이 들어간 후의 결과 값 마지막으로 B,D에 1

리포트 | 3페이지 | 1,500원 | 등록일 2017.01.01 | 수정일 2017.01.04

다운로드 장바구니
서울시립대학교 전전설2 5주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 281. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서 Verilog HDL언어를 사용 ... ]A[0]Y[2] = A[1](!A[0])Y[1] = (!A[1])A[0]Y[0] = (!A[1])(!A[0])- Karnaugh Map 을 활용해 최적화 한 코드2:4 ... 101XXX따라서, Y[0] = A[3] + A[1] 이다.- Karnaugh Map을 활용해 최적화 한 코드4:2 Encoder by Karnaugh mapTest

리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Pre

Professor조교IntroduceObjectText LCD의 작동 원리를 이해하고, Verilog HDL로 구현한다. 그 후, 하드웨어를 통해 정상 동작을 확인한다.Background ... LCDRead from LCD to FPGA명령어VFD는 명령을 받아서 실행하기까지 Delay가 필요하므로, 다음 명령을 보내기 전에 충분히 대기하거나 이전에 전송한 제어 코드 ... FPGA Chip)Pre-Lab실험 방법[실험 1] Text LCD에 문자 표시Add Source레포트의 분량 축소 목적으로 소스코드의 이미지를 줄인다.Source Code크게 4개

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
시립대 전전설2 [8주차 예비] 레포트

의 동작을 익히고 Verilog HDL 언어를 사용하여 7-segment, Piezo 등 주변 디지털 장치 제어를 하고 실제 실험에서 코딩한 코드를 키박스에 넣어서 원하는 세그먼트

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
디지털 시계 설계 보고서

되는 RISC시스템인 ARM9 Core가 사용된 Altera社의 Excaliber를 이용하는 디지털 시계를 직접 구현해 보았다.2. 설계목표Verilog HDL를 이용한 시계코드 ... (Timing)5) 작동결과사진1) SoC Master 시스템 작동사진1사진2) SoC Master 7-segment 작동사진5. 고찰Verilog 소스코드 작성, Quartus ... 한 SoC Master 시스템에 대한 깊이 있는 이해 없이, verilog 소스코드 구현부터 서둘러 진행해 생긴 문제로 생각된다. 물론 많은 시행착오를 거쳤지만 이러한 과정을 통해서

리포트 | 19페이지 | 2,000원 | 등록일 2012.05.29

다운로드 장바구니
디지털 시스템실험, Verilog 코딩, Sequential Circuit (신호등) 구현, FPGA보드에서 신호등 사진 결과

의 Verilog code이다2. 조교님이 올려주신 testbench code이다3. FPGA보드에 연결하여 Upcount부터 실행하여 보았다. 각각 LED1~4를 사용하였다(LED4가 LSB ... )....(너무많아서 몇장은 생략하였습니다)4. 다음에는 Downcount를 실행시켜 보았습니다(숫자 0~15, 역시 대표적인 몇장만 첨부하였습니다)5. 다음은 앞에서 coding ... 한 카운터를 응용하여 Traffic light coding을 해보았다.Green->Yellow->Red 각각 5초 3초 2초정도 term을 두고 변화하게 code를 구현하였다.6

리포트 | 3페이지 | 2,000원 | 등록일 2015.12.05 | 수정일 2018.05.16

다운로드 장바구니
디지털 시스템실험, Verilog 코딩, 16X4 RAM(Random Access memory) 설계, FPGA보드 결과 포함

(Random Access Memory)를 설계한다.실험결과이번 실험에서는 플립플롭을 이용한 memory, 즉 RAM(Random Access Memory)를 coding하였다.code 안 ... Q=SRAM[A];else if(RD==1)assign Q=4'bz;위와 같은 방법으로 coding을 해보여 했으나 인터넷에 검색해보니 C언어에서 주로 썻던 삼항연산자가 있 ... 어서 보다 효율적으로 coding을 하였다.2. 조교님이 올려주신 testbench code이다지정된 컴퓨터에 modelsim이 작동하지 않아 바로 FPGA보드에 연결하여서 test해보

리포트 | 3페이지 | 2,000원 | 등록일 2015.12.05

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Pre

. 17학번이름Professor조교실험 소개실험 목적Decoder, Encoder, Mux의 Verilog 설계를 통해 Programming 능력을 향상하고 조합 논리 회로를 이해 ... 하면, 100ns마다 Input의 상태가 바뀌며, Input A, B, C의 경우의 수 8가지에 따라 Output도 8가지의 경우의 수로 1:1 대응함을 알 수 있다. 따라서 코드를 넣 ... = 1일 경우, Output Z = I[1]임을 알 수 있다. 따라서 코드를 넣고 하드웨어를 동작시키면 bus switch 3이 Low일 경우 LED 1은 bus switch 1

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
ModelSim - Vending machine

, Input: coin/ Output: change3) Choice = 1, Input: coin/ Output: drink, changeVerilog code`timescale 1ns ... 하는 블록(output logic) 등으로 구성된다.개요한 학기 동안 디지털 시스템에 대해 배우면서 이론과 실습으로 Verilog 설계방법을 배우게 되었다. 이번 기말 프로젝트

리포트 | 13페이지 | 1,000원 | 등록일 2018.01.29

다운로드 장바구니
전자전기컴퓨터설계2 FinalProject [A+]

‥‥‥‥‥‥‥‥4-7- Verilog Code : Text LCD code 및 Data 출력 설정‥‥‥‥‥‥‥8-36- Verilog Code : Digital Clock ... )‥‥‥‥‥‥‥‥‥‥‥4-77가. Verilog Code ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥4-71- Verilog Code : 변수 및 상수선언, one shot 설정 ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥37-48- Verilog Code : Digital Clock Control 및 one shott 설정‥‥‥‥49-54- Verilog Code : StopWatch

리포트 | 82페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
실험2 제07주 Lab05 Pre Mux & DMux & BCD

의 Logic Circuit과 Truth table을 바탕으로 BCD to Excess-3code converter의 Verilog Code를 작성한다.② Configure Device ... Functional Simulation & Timing Simulation과 일치하는지 확인한다3) Procedure of Lab 3① BCD to Excess-3 code converter ... (iMPACT)를 통해 FPGA에 download하여 BCD to Excess-3 code converter를programming한다.③ 실제로 장비를 구동시켜본 후, Prelab

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
그레이 부호화된 10진수 계수기를 이용한 시계

리포트 | 5,000원 | 등록일 2016.10.09

다운로드 장바구니
FPGA설계 - DE2보드 사용 버스 하차 시스템

버스 하차 시스템 최종 발표 1 조목차 1. 작품 목적 ( 설명 ) 2. 블록도 (RTL Viewer 세부 회로도 ) 3. 소스 코드 4. 부품 5. 작품 동작 . 6 . 응용 ... 분야 7. 검토 및 고찰 8 . 참고문헌1 . 작품 목적 ( 설명 ) 버스 하차 시스템 - 버스의 하차 시스템을 Verilog 로 만들어 DE2 보드에 구현 . - 논리 게이트 및 ... 스위치를 이용하여 문을 닫으며 모든 값을 초기화 한다 .2-1 세부회로도 (RTL viewer)3 . 소스 코드 module Bus_Bell ( PWM_out , out, out1

리포트 | 13페이지 | 2,000원 | 등록일 2016.12.24 | 수정일 2018.02.09

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06_Pre

program this circuit with Verilog.Background KnowledgesFlip-flopFlip-flop is a circuit that has two stable ... Simulation Result를 확인하면, clk1 or clk2가 발생할 때마다 output a or b가 변하는 것을 볼 수 있다. 따라서 코드를 넣고 하드웨어를 동작시키면 bus ... _in의 값을 q[3]에 넣어주는 것이다. 따라서 하드웨어에 코드를 넣고 동작시킨다면, bus switch 2를 올린 상태에서 button switch 1을 누를 때

리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
verilog를 이용한 부호있는 4bit 곱셈기(multiplier) 설계 및 분석

2011 Mid-term Exam ReworkProblem 7 – (d) verilog coding, testbench, simulation 분석signed multiplier

리포트 | 10페이지 | 1,500원 | 등록일 2011.12.18

다운로드 장바구니
[Flowrian] 4x4 매트릭스 키패드 인터페이스 회로의 Verilog 설계 및 시뮬레이션 검증

키패드 인터페이스 회로를 설계하고 보다 실제적인 상황에서의 테스트를 위하여 키패드의 스위치를 누르는 동작을 Verilog 코드로 모델링하여 이 두 모듈이 서로 연동되도록 테스트 ... 회로를 설계하여 검증하였다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 키패드 인터페이스 회로의 Verilog 설계 및 검증2 ... . 4x4 매트릭스 키패드 모델의 Verilog 설계 및 검증3. 키패드 인터페이스 테스트 회로의 Verilog 설계 및 검증

리포트 | 21페이지 | 3,000원 | 등록일 2011.12.13

다운로드 장바구니
실험2 제09주 Lab07 Post FSM

에서 배운 가장 중요한 점은 State diagram을 통해 State transition table을 작성할 수 있는 능력과 이를 code로 옮겨 설계하는 능력이었다.5. Reference Hyperlink http://club.uos.ac.kr - 제 9주차 강의교안 ... . Result of this Labs1) Measured data and description of Lab 1 (4-bit Up Counter)< 4-bit Up Counter Verilog ... Code 1 >< 4-bit Up Counter Verilog Code 2 >< Pin Number >< Verilog TextFicture >2) Measured data

리포트 | 15페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
디지털시스템 실험(SR Latch, JK, D FF, Register, Shift Register, Register를 이용한 가산기)

저장할 수 있는 Register code를 짰다.7. Shift Register의 Verilog Code이다8. 앞서 작성한 Register code를 이용하여 0~9의 한자릿수 ... 을 코딩 하는 것 이었다. 처음에는 Register간의 데이터가 shift 된다는 것이 어떻게 이루어질지 몰라서 고민을 많이 했는데, coding을 완성하고 나서 생각해보니 clock ... 하고 최종적으로 이를 이용하여 BCD Ripple Counter와 Register를 이용한 한자리 정수 덧셈 뺄셈 계산기를 구현하는 것이 목적이다.1. SR Latch의 코드이다.2

리포트 | 5페이지 | 1,500원 | 등록일 2014.11.03

다운로드 장바구니

이전10개 11 12 13 14 151617 18 19 20 다음10개

파워링크

신청하기