"verilog코드"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 엘리베이터 verilog 게임 FPGA verilog verilog 시계 FPGA adder

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog코드" 검색결과 141-160 / 575건

서울시립대 전전설2 Lab-08 예비리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ예비리포트Lab-08 Peripherals작성일: 20.11.081. 실험목적verilog HDL 언어를 사용해 7-segment, piezo 등 주변 장치 ... 있다. 분주기 회로를 만들었을 때와 같은 방식으로 모델링하여 원하는 음역대를 만들 수 있다. 아래는 주파수에 따른 음계를 정리한 표이다.1. In-lab의 코드를 작성하시오.2 ... : 8bit signed count 값을 앞의 실습 5 모듈에 instantiation하여 넘겨주어 FND Array에 출력always문 두 개를 각각 다른 클럭을 이용하여 코드

리포트 | 17페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
연세대학교 전기전자공학부 20-1학기 기초디지털실험 final project 보고서

for implementing the design is introduced first and the specific design with Verilog code appears ... albeginaddr = finish_addr; //the address of the finish signaldin = finish_code; //the finish codewe = 2'b1 ... registe. After writing the start code, the testbench always read at the address of the finish code. That

리포트 | 25페이지 | 10,000원 | 등록일 2020.08.18

다운로드 장바구니
판매자 표지

122. (전공_PT 주제) 반도체 디지털 회로설계 의 개념과 기술동향을 설명한 후, HDL 코딩에 관하여 설명하시오.

도구의 발전으로 코드의 정확성과 디자인의 품질을 향상시킬 수 있습니다.II. H D L 코딩에 필요한 지식(1) 불 대수(Boolean Algebra)불 대수는 디지털 회로 ... 에서 논리 연산을 기술하는 데 사용됩니다. 예를 들어, AND, OR, NOT 게이트의 동작을 이해하고 진리표를 작성하여 HDL 코드로 표현할 수 있어야 합니다.※학사 수준에서는 논리 ... 게이트와 불 대수의 기본 개념을 배웁니다. 논리 연산자와 진리표를 사용하여 간단한 논리 회로를 설계하고 HDL 코드로 표현하는 방법을 학습합니다. 다만, 여기서 언급된 학사, 석사

자기소개서 | 8페이지 | 3,000원 | 등록일 2023.06.09 | 수정일 2024.06.05

다운로드 장바구니
판매자 표지

2022년 상반기 LG디스플레이 반도체/디스플레이 합격자소서

+, 융합캡스톤디자인 A0"프로젝트 내용 및 역할"1 mu0 프로세서, 메모리 설계- Verilog HDL을 이용한 가상 프로세서와 메모리 설계 개인 프로젝트. 코드 상으로 프로세서 ... . Arduino1로 입력을 받고 FPGA로 연산 후 Arduino2로 출력할 수 있도록 Verilog, C 코드 수정3 DE1-SoC FPGA 두더지 잡기"- Quartus ... Schematic을 이용해 두더지가 랜덤으로 나올 수 있는 디지털 회로 구현.4 Verilog를 이용한 8bit RCA- Pipeline RCA와 Non-Pipeline RCA를 각각 구현

자기소개서 | 3페이지 | 3,000원 | 등록일 2022.11.08

다운로드 장바구니
연세대학교 전기전자공학부 20-1학기 기초디지털실험 week 7 보고서

show the value at the 7-segment display. Here are the following codes written in Verilog.design_1 ... .’ The code of this software is written in C. Here is the C code.helloworld.c#include //include s ... ; //return value of main function}Before the main function, the code includes some header files which

리포트 | 16페이지 | 3,000원 | 등록일 2020.08.18

다운로드 장바구니
판매자 표지

2025년 중앙대학교 전자전기공학부 편입학 자기소개서(최초합격)

으로 Verilog 코드를 모듈화하고, Modelsim 시뮬레이션에 적용시키며 오류들을 하나씩 해결해 나갔습니다. 이를 통해 클럭 신호들을 동기식으로 동작하게 하며 안정된 신호를 확보할 수 있 ... 적 유도 과정을 분석하고, 이를 MATLAB 코드로 구현했습니다. 전기장과 자기장의 변화를 시각화하며, 시간 변화에 따른 전자기파의 상호작용을 명확히 이해할 수 있었습니다. 이 과정 ... 으로 구체적인 과정과 결과를 기술하시오.(800자 이내) 대학교 2학년 시절, 학술동아리 활동 중 Verilog와 FPGA를 이용하여 타이머와 알람, 스톱워치 기능이 추가된 디지털 시계

자기소개서 | 2페이지 | 5,000원 | 등록일 2025.06.07

다운로드 장바구니
충북대 디지털시스템설계 결과보고서5

를 verilog로 설계하고 FPGA 보드로 결과를 확인한다.(2) FND Timer를 verilog로 설계하고 FPGA 보드로 결과를 확인한다.3. 실험 내용(1) LED ... 한다. 7-Segment 모듈은 Segment의 출력 과정과 출력되는 값을 정의하는 코드들로 구성된다.첫 번째 always문에서는 Top module에서 입력받은 24MHz

리포트 | 8페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(결과) / 2021년도(대면) / A+

Post-reportPeripherals실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 7-segment, Piezo 등 ... counter의 모습을 보였으며 reset 버튼을 누르면 다시 1부터 올라가게 된다.- [실습 2]는 Piezo 로직으로, 도레미파솔라시도의 음계를 확인할 수 있다. 코드 ... 아 떨어졌다.- [실습 3]은 Bus SW로 BCD 입력을 넣어서 single FND에 출력으로 띄워 확인하는 로직이다. 0부터 9까지의 숫자 각각의 FND에 들어갈 코드를 인가해

리포트 | 17페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
기초 Risc v 설계 코드와 검증 코드( RiscV 기계어 코드 파일 만는는 타스크 함수 포함)

소개글Verilog(systemverilog)로 작성한 Risc V의 기본 동작(ADD,SUB,SW,LW,BEQ,SET)을 확인하기 위한 RTL 논리 회로 설계의 소스 코드와 이 ... 의 인스트럭션 동작확인을 위한 테스트벤치입니다.설계를 의하여 Risc V 32bit CPU의 기본 동작의 동작을 인스트럭션 코딩을 하였으며,위의 코드 동작을 확인하기 위해 인스트럭 ... 션의 기계어 코드를 테스트벤치에서 자동으로 생성하여 파일로 만들어 주는 기능을 수행하였고, 만들어진 인스트럭션 코드는 CPU에 의해 읽혀서인스트럭션 단위로 실행되어 그 결과

리포트 | 49페이지 | 10,000원 | 등록일 2021.11.05

다운로드 장바구니
판매자 표지

2025년 고려대학교 융합에너지공학과 편입학 자기소개서

를 갖는지 기술하시오. (띄어쓰기 포함 1000자 이내 작성) 대학교 2학년 시절, 학술동아리 활동 중 Verilog와 FPGA를 이용하여 타이머와 알람 기능이 추가된 디지털 시계 ... 었습니다. 특히, 디지털 시계의 안정적인 동작을 위해 설계를 계층적으로 구조화하는 과정이 필요했습니다. 저는 ‘디지털 논리 회로’와 ‘컴퓨터 구조’에서 배운 내용을 바탕으로 Verilog ... 코드를 모듈화하고, Modelsim 시뮬레이션에 적용시키며 오류들을 하나씩 해결해 나갔습니다. 이를 통해 클럭 신호들을 동기식으로 동작하게 하여 안정된 신호를 확보할 수 있

자기소개서 | 2페이지 | 5,000원 | 등록일 2025.06.07 | 수정일 2025.06.11

다운로드 장바구니
충북대 디지털시스템설계 결과보고서3

에 배운 state machine을 verilog 코드로 구현해보았는데 실습을 해보니 이해하기가 더 수월했던 것 같다. ... 을 이용해서 상황에 맞는 값을 비교한 후 Left Shift한다. 101을 검출하였을 때는 결과값에 1을 더한다.Detect 101 Machine 코드input은 16bit data이고 ... Machine을 설계해보는 실험이었다. 실험 영상에서는 101이 한 번 검출되면 리셋이 됐지만 101에서 마지막 1이 새로운 101의 처음 1이 될 수도 있으므로 직접 코드를 작성할 때

리포트 | 3페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

다운로드 장바구니
시립대 전전설2 Velilog 예비리포트 4주차

Verilog HDL 미습 4주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date ... -bit Comparator참고 문헌1. 실험 목적- Xilinx ISE 프로그램에서 Verilog를 이용하여 연산회로를 설계하고 프로그래밍 해본다.2. 배경 이론- 연산회로(1) 덧셈 ... Ⅱ-DLD실험 전 과제1) 반가산기(1) 프로젝트 생성, 로직 설계 및 컴파일코드해석 : always 구문을 사용하기 위해 out인 s, c를 reg를 설정해주었다. Reg

리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
서울시립대 전전설2 Lab-04 결과리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ결과리포트Lab-04 Combinational Logic-1작성일: 20.10.101. 실험목적Verilog HDL을 사용해 비교기 등 ... 도 있다. 예를 들어 ‘parameter e=25;‘로 선언한다면 e에는 그대로 값 25가 지정된다. parameter를 사용하면 코드에서 값을 수정할 때 일일이 모든 해당 값을 찾 ... 하는 코드를 작성하시오.‘forever begin’ 구문을 이용해 반복적으로 1과 0이 번갈아가며 토글링되는 코드를 만들었다. 20ns가 한 주기가 돼야 하므로 10ns마다 값이 바뀌

리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
기초전자회로실험 - FPGA Implementation of Shift Register (쉬프트레지스터) 예비레포트

을 넘어서 그보다 더 복잡한 기능이나 패턴을 가진 회로의 기능을 verilog로 구현하자.2) 만약에 FPGA보드를 사용한다면, verilog로 구현한 가상회로를 주입하여 FPGA ... 됨에 따라서 점점 모호해지고 있다. 현재는 회사 고유의 포맷을 이용하기보다는 VHDL과 Verilog로 대표되는 표준 HDL을 널리 사용되고 있다.[2]2.verilig의 요소의미모듈 ... : 보통의 프로그래밍 언어에서 사용되는 모듈의 개념과 같다. 특정한 목적을 위해 묶어진 변수들과 함수들의 모임이라고 생각하면 쉽고, 하나의 라이브러리 개념이며 코드를 모듈로 분화

리포트 | 12페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 5주차 예비+결과(코드포함) Combinational_Logic_Design_II Decoder, Encoder and MUX

가. 실험목표-HDL 문법을 활용하여 Verilog 설계 및 시뮬레이션을 할 수 있다.-Decoder, Encoder, MUX의 구성과 작동 방식을 이해 및 설계한다.나.실험결과 ... 된다. 결과의 정확성 검증은 결론에서 다룰 예정이다.2.4:1 MUX 예비보고서에서는 2-bits 4:1 MUX를 설계했으나, 1-bit 4:1 MUX로 시뮬레이션을 다시 수행하였다.코드

리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
판매자 표지

에이디테크놀로지 반도체 설계 엔지니어 자기소개서

을 실무에 적극적으로 녹여내고, RTL 코드 작성뿐 아니라 타이밍 분석과 기능 검증 등 설계 전반에 걸친 기술적 역할을 충실히 수행하겠습니다. 또한 프로젝트 진행 중 발생하는 다양 ... ‘디지털 시스템 설계’ 수업에서 Verilog HDL을 이용해 ALU, 레지스터 파일, 컨트롤 유닛 등을 직접 설계하고 시뮬레이션한 경험은 RTL 설계의 흐름과 실제 구현 방식을 이해 ... 에서 ASIC 설계팀에 배정되어 RTL 코드 작성 및 검증 업무를 담당한 바 있습니다. 당시 참여한 프로젝트는 이미지 센서 인터페이스 회로로, 수신된 데이터를 정해진 포맷으로 처리

자기소개서 | 4페이지 | 3,000원 | 등록일 2025.03.22

다운로드 장바구니
판매자 표지

[LX세미콘] [R&D digital design] [학사 채용연계형 인턴] 22하 합격 자기소개서

lock 사이클에 따라 정보를 나누어 처리하도록 verilog 코드를 구현하여 240개의 DSP limit을 만족하며 설계를 마칠 수 있었습니다.위의 경험을 통해 개발 과정 ... 경험을 통해 디스플레이 구동 칩셋 설계의 경쟁력을 확보하겠습니다. 또한, verilog와 vivado 등 tool에 대한 이해도를 바탕으로 현업에서 사용되는 설계 이슈들을 분석 ... /1000)Digital design 직무는 개발하려는 제품의 spec에 맞게 logic을 설계하고 검증합니다. 이를 위해서는 디지털 시스템과 verilog, FPGA 등 개발

자기소개서 | 3페이지 | 4,500원 | 등록일 2022.12.26 | 수정일 2023.01.06

다운로드 장바구니
순차논리회로설계 결과레포트

전자공학실험3 Chap4 순차논리회로 설계[Section 01]간단한 상태도의 구현[학습목표]· 순차논리 회로를 설계하기 위해 FSM도(상태도)를 작성하고, Verilog ... 상태로 천이한다.- 출력 y는 S0에서 S1으로 천이될 때 입력 n을 출력하고 S1에서 S0로 천이될 때 입력 m을 출력한다.[실험결과]▣ Verilog를 이용한 간단한 상태 ... 의표]· 순차논리 회로를 설계하기 위해 FSM도(상태도)를 작성하고, Verilog, VHDL로 설계하는 과정을 공부한다.· 설계된 순차논리 회로를 시뮬레이션으로 설계를 검증

리포트 | 10페이지 | 3,000원 | 등록일 2021.06.10 | 수정일 2022.04.18

다운로드 장바구니
판매자 표지

LIG nex1 합격 자기소개서

), OOOO(OOOO VR에 들어가는 반도체 칩 검증 프로젝트) 프로젝트를 진행한 경험이 있습니다. Verilog를 활용하여 RTL coding을 분석하고 시뮬레이션, 테스트 및 구현 ... Tool 활용 능력전자 회로 설계 및 검증에 사용되는 하드웨어 기술 언어인 Verilog 학습을 통해 회로설계 기초를 익혔습니다. Simulation Tool인 Xcelium

자기소개서 | 5페이지 | 3,000원 | 등록일 2022.12.28

다운로드 장바구니
Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 7segment(fnd)

-실험 제목 [Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증(ALU, BCD-to-7segmemt)]-관련 이론1. ALU(Arithmetic Logic ... . BCD 코드 및 논리회로모든 컴퓨터는 내부적으로 2진법에 의해 동작하지만 사람은 2진수를 사용하지 않는다. 따라서 그 사이에 원할히 통역해주는 코드가 필요한데, 이를 바로 2진화 ... 십진코드(BCD)라고 부른다. 2진수 네 자리를 묶어 십진수 한 자리로 사용하는 기수법이다.3. 7-segment7세그먼트 표시 장치는 7개의 선분(획)으로 구성되어 있으며, 위

리포트 | 5페이지 | 1,000원 | 등록일 2021.06.20

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기