"verilog코드"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 엘리베이터 verilog 게임 FPGA verilog verilog 시계 FPGA adder

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog코드" 검색결과 261-280 / 575건

state table을 베릴로그로 구현한 예시

프로그램아래의 state table을 바탕으로 한 verilog 코드 작성3개의 입력 N, D, Q과 출력 R, C를 가지는 회로이며 25cent 제품을 배출하는 자동판매기 ... , R은 1개의 제품을 배출할 경우 1을 출력하며, C는 1이 있을 때마다 5cent씩 되돌려주는 것을 목표로 한다. 또한, 제품을 배출한 후 회로는 리셋한다.코드모듈 코드

리포트 | 4페이지 | 1,000원 | 등록일 2020.04.13

다운로드 장바구니
논리회로실험 5주차 결과보고서

결 과 보 고 서5주차부울대수의 간소화(2)Verilog HDL code 이용분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ 실험 1 ... 개의 부울식을 Quartus Ⅱ Verilog HDL을 이용하여 구현하고, 두 식 F와 S의 결과 값이 서로 일치 하는지 Modelsim과 Quartus Ⅱ를 이용하여 증명하는 것 ... 을 실험 목적으로 한다.? F = AB` + A`B`C와 S = B`( A+C )에 대해 Verilog HDL을 만들고 Modelsim을 이용해서 결과 파형을 작성한다.모든

리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 231. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서 Verilog HDL언어를 사용하여 Sequential Logic ... ) integer를 활용해 input을 저장한 코드Input_sync_by_queueTest benchSimulation 결과Pin 연결- 개발 설명위 디자인의 설계는 integer ... 하였습니다. 따라서, 처음 선언에서 초기화를 해주는 것으로 대신하였습니다.설계 4) delay를 주기 위해 reg형 변수를 활용한 코드Input_sync_by_delayTest

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습3 [예비레포트]

: LED1출력 D : LED 3,4,5,6Behavioral Modeling으로 1-bit Full Adder를 설계하였다. Verilog code는 아래 그림21과 같다.그림 SEQ ... SEQ 그림 \* ARABIC 16 전감산기 Code전감산기의 핀설정 code는 아래 그림17과 같다.그림 SEQ 그림 \* ARABIC 17 전감산기 핀설정전감산기(그림16 ... )를 시뮬레이션 하는 TestBench code는 아래 그림18,19와 같다.그림 SEQ 그림 \* ARABIC 18 전감산기 TB_1그림 SEQ 그림 \* ARABIC 19 전감산기

리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
A+ 디지털 시스템 실험 7-segment <5주차 예비보고서>

실험목표① 4bit binary 를 8bit BCD code 로 변환하는 컨버터를 라인 디코더를 이용해 설계② BCD 입력을 7-segment로 출력하는 디지털 회로 설계 ... 하여 계산결과를 표현하는 7-segment 계산기 구현기본지식1. Binary-to-BCD Converter표1과 같이 Binary를 BCD로 변환 하려면 10 이상이 BCD 코드 ... 를 만들기 전에 지금 까지 binary ALU를 통해 나온 결과를 7 segment로 출력하기 위해서 BCD 코드로 변환이 필요하다. 그래서 이 실험 단계에서는 Binary to BCD

리포트 | 7페이지 | 1,000원 | 등록일 2017.07.05

다운로드 장바구니
시립대 전전설2 [9주차 결과] 레포트

), 커서를 ON/OFF하거나(C), 커서를 깜박이게 할 것인지(B)의 여부를 설정 한다.Text VFDDDRAM Address표시될 각 문자의 ASCII 코드 데이터가 저장되어 있 ... VFD 장치 제어를 하였다. CASE문 IF문 ALWAYS문을 총괄하여 코드를 작성을 하였고, 그 결과 제대로 디스플레이에 출력이 되는 것을 확인을 하였다. always ... 와 CNT 100Hz =0일때 CNT_100Hz=20 일떄와 CNT>=400때의 경우로 나눠서 아닐경우 CNT=0으로 출력을 설정을 하였다. 예비 보고서에 사용된 코드와 다르게 글자

리포트 | 11페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
Lab#04 Combinational Logic Design 1

, D3, D2, D1, D027007303F0FA나. Inlab2. 4bit Subtractor Logic designVerilog codeUcf code4bit ... Subtractor는 Verilog를 통해 구성해 보았다. Assign을 통하여 X와 Y의 차를 구하는 코드를 작성하였다. 이를 핀 설정해 주고, FPGA에 프로그래밍 하여 결과 값 ... Comparator Logic designVerilog codeUcf code4bit Comparator는 1bit Comparator과 같이 설계를 하였는데, A와 B의값을 4bit

리포트 | 24페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
인하대학교 전자공학과 디지털논리회로 sequence detector

010 sequence detector`timescale 1ns / 1ps

리포트 | 3페이지 | 1,000원 | 등록일 2017.10.15

다운로드 장바구니
연세대 전기전자응용실험 보고서, 코드, 강의노트 자료

use the C code in the SDK to operate the FPGA.2-1-(2) Result'Hello World' Message was appeared as ... peripheral.4. These settings are created as a module by ‘create Top HDL’, and bacome verilog source file

리포트 | 5페이지 | 2,000원 | 등록일 2018.08.21

다운로드 장바구니
연세대 전기전자 기초실험 chapter. 10 (2017년판) 예렙+결렙

state by coding. In theory of state, state of input, state of output value is very important ... -2. Experimental Setup1) Vending MachineWe implemented Vending Machine by programing the Verilog HDL

리포트 | 20페이지 | 1,500원 | 등록일 2018.07.17

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - Adders

designed in a very similar way as the binary-to-decimal converter from part Ⅱ. Write your Verilog code using ... aⅡ project for the adder circuit. Write a Verilog module for the full adder subcircuit and write a ... top-level Verilog module that instantiates four instances of this full adder.2. Use switchesSW _{7-4

리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차결과

coding다음과 같이 cout을 assign 하는데 있어서 논리 연산자는 cout = ((a^b)&cin)^(a&b)이었다. 이는 결국 오른쪽의 그림을 이용하여 게이트들을 논리 ... &ng 만 존재하고 full_adder에 관한 coding은 보이지 않는다. 단, 검은 박스에서 볼 수 있듯이 자체적으로 add source를 통해 파일을 넣어놓았다. 만약 검 ... PostReport주 제: Lab#03 Verilog HDL지도교수 : 신 창 환 교수님실험조교 : 이 영 택실 험 일 : 2015년 10월 6일학 번 : 2012440이 름

리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습5 [예비레포트]

Modeling으로 설계한 4bit Shift Register 의 Verilog code는 아래 그림 24과 같다.그림 SEQ 그림 \* ARABIC 24 4bit Shift Register ... 20 D-FlipFlop codeD-FlipFlop을 Simulation 하기 위한 TestBench code는 아래 그림 21,22와 같다.그림 SEQ 그림 \* ARABIC 21 ... code4bit Shift Register 를 기기와 연결하기 위한 PIN설정 code는 아래 그림9와 같다.그림 SEQ 그림 \* ARABIC 25 4bit Shift

리포트 | 16페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
Mux , Demux 베릴로그 설계 PPT 및 파일포함 (먹스 디먹스 Verilog)

총 3가지 자료가 각 각 베릴로그로 의해 설계 구현된 자료입니다.코드와, 타이밍밴치 모두포함되어있습니다.(주석으로 코드설명되어있습니다)1. 4to1 Mux, module MUX4 ... ;MUX4_1 uut (.a(a), .b(b), .c(c), .d(d), .s1(s1), .s0(s0), 이하생략2. 8to 1 Mux,3.1to4 Demux verilog source

리포트 | 1,000원 | 등록일 2014.06.12 | 수정일 2014.06.23

다운로드 장바구니
시립대 전전설2 [5주차 예비] 레포트

시뮬레이션을 그려오시오)다음의 Verilog HDL 코드에 대하여 sel =2’b00 또는 sel=2’b11일 때 어떤 출력이 나오는지 예상하고 in1, in2, sel에 여러가지 값 ... 디코더란 n비트의 2진코드 값을 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로를 말한다. 일반적으로 디코더는 n개의 입력선과 최대 2n개의 출력선을 가지 ... 회로를 말한다. 인코더는 여러 개의 입력 선을 갖고 이 중 하나가 주어진 시간에 동작되고, 동작되는 입력에 따라서 N비트의 출력 코드가 생성된다. 예를 들어 3선-8선 디코더

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
디지털 논리회로 보고서 ( sequence detector)

디지털 논리 회로 verilog 과제2학과학년학번이름이번 과제는 verilog 프로그램을 통해서 sequence를 감지하는 sequence detector을 설계해서 coding 한 ... test bench coding을 하면 다음과 같고, 이를 simulation해 봄으로써, coding한 것과 설계 해본 moore state graph와 같은 결과를 얻을 수 있 ... equence detector로 coding하기 위해, 먼저, state를 정의해보면 다음과 같다.S0reset 상태 (0000)S1현재상태가 (000)1S2현재상태가 (00)10S3

리포트 | 3페이지 | 1,000원 | 등록일 2017.01.06

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습6 [예비레포트]

이 1이면 Count Out을 Load값으로 대체Count Out이 출력 범위(15)를 넘어서면 다시 0부터 Count 시작4-bit up counter의 Verilog code ... 는 아래 그림5와 같다.그림 SEQ 그림 \* ARABIC 5 4-bit up counter _ Verilog code4-bit up counter를 Simulation 하기 위한 ... TestBench code는 아래 그림 6,7 과 같다.그림 SEQ 그림 \* ARABIC 6 4-bit up counter Test Bench_1그림 SEQ 그림 \* ARABIC

리포트 | 9페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
해밍코드 인코더 디코더 설계 및 성능 분석(hamming code encoder decoder performance analysis)

Rate). Verilog-HDL is used in order to understand the algorithm of error-correcting code.The ... m더를 Verilog-HDL를 이용하여 설계하였다.핵심주제어 : Hamming code, Verilog-HDL, Simulink1장. 작품과제 필요성실제적으로 사용되는 모든 채널 ... 교수님 성함Hamming code encoder/decoder design and performance analysis영문이름교수님영문 성함AbstractHamming code is

리포트 | 24페이지 | 100,000원 | 등록일 2009.12.06 | 수정일 2015.01.12

다운로드 장바구니
A+ 디지털 시스템 실험 7-segment <5주차 결과보고서>

egment실험목표① 4bit binary 를 8bit BCD code 로 변환하는 컨버터를 라인 디코더를 이용해 설계② BCD 입력을 7-segment로 출력하는 디지털 회로 설계 ... 를 나타낸다. 이를 바탕으로 작성한 Verilog 코드는 다음과 같다.module Line_Decoder (input [3:0] A,output [3:0] S);assign S[3 ... egment 출력 비트를 가지게 된다. 여기서는 10의 자리까지 나타내었다. 이를 바탕으로 구현한 Verilog 코드는 다음과 같다.module Line_Decoder (input

리포트 | 15페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
해밍코드(248비트 데이터)

리포트 | 5,000원 | 등록일 2018.06.10 | 수정일 2021.11.12

다운로드 장바구니

이전10개 9 10 11 12 131415 16 17 18 다음10개

파워링크

신청하기