전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습4 [예비레포트]
- 최초 등록일
- 2017.10.19
- 최종 저작일
- 2016.10
- 15페이지/ MS 워드
- 가격 1,000원
목차
1. Introduction (실험에대한소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab
2. Materials & Methods (실험장비및재료와실험방법)
가. 실험을통해구하고자하는데이터와이를획득하기위한실험순서
나. Materials(Equipments, Devices) of this Lab
다. Matters that require attentions
3. InLab
가. supposed result
4. Reference (참고문헌)
본문내용
1. Introduction (실험에대한소개)
가. Purpose of this Lab
− 조합 논리 회로를 이해하고 학습한다.
− 조합 논리 회로를 직접 설계한다...
− 학습한 내용을 응용하여 조합 논리 회로를 설계한다.
나. Essential Backgrounds (Required theory) for this Lab
(1.) 조합 논리 회로
- 논리 곱(AND), 논리 합(OR), 논리 부정(NOT)의 세가지 기본 회로를 조합하여 구성한 논리 회로
- 출력이 입력에 의해 결정됨
- 논리 게이트로만 구성되며, 플립플롭 같은 기억소자는 포함되지 않음.
(2.) 조합 논리 회로 설계 : 디코더
- 해독기
- 임의의 입력 번호에 대응하는 출력만을 활성화 시킴.
- N비트 2진 입력 신호를 M개(2N개)의 출력 신호로 변환시키는 동작 수행
- 입력 조합에 대해서 M개의 출력 단자 중 1개만 High값이 출력되고, 나머지 출력단자에서는 Low값이 출력됨.
- 3x8 디코더 : 3개의 입력선과 8개의 출력선을 갖는 디코더
참고 자료
MUX http://blog.naver.com/babohunwoo/50031667668
2bit 2:1 MUX http://www.chegg.com/homework-help/questions-and-answers/2-bit-2-1-mux-e-multiplexer-right-similar-1-bit-2-1-mux-left-except-former-selects-among-2-q318427
Lab_05.ppt