"verilog코드"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 엘리베이터 verilog 게임 FPGA verilog verilog 시계 FPGA adder

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog코드" 검색결과 161-180 / 575건

vhid 전가산기 이용 설계 보고서

Adder을 verilog의 simulation 결과를 통해 얻은 RTL 모델전가산기 코딩으로 인한 시뮬레이션 결과4-bit-fullAdder 코드에는 X, Y, Z에 입력 값이 변하 ... , Cout = 1A, B, Cin 모두 1이면 S = 1, Cout = 1전가산기 설계 과정을 통해 조합논리회로를 Verilog로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통 ... + xyz C = xy + xz + yz전가산기 논리식을 통한논리도곱의 합으로 구성된 전가산기Verilog로 논리게이트의 심볼배치 (2개의 반가산기와 하나의 OR게이트로 구성된 전가산기

리포트 | 6페이지 | 1,500원 | 등록일 2020.12.11

다운로드 장바구니
fpga bcdconverter

CodeSimulation Result다음과 같은 결과가 나왔다.Discussion. - Verilog Coding을 시작하기 전 작성한 Block Diagram- 작성 ... 한 Verilog Module에 대한 설명이 모듈은 8to3인코더로 8bit입력을 하면 3비트의 출력이 나오게 된다. 진리표에 있는 8 가지의 각각다른 입력에 의해서 8개의 각각 다른 출력 ... tens=4 units=9Discussion. - Verilog Coding을 시작하기 전 작성한 Block Diagram7개의 모듈로 bcd output을 찾을수 있다.- 작성

리포트 | 20페이지 | 2,000원 | 등록일 2021.05.05

다운로드 장바구니
서울시립대 전전설2 Lab-07 예비리포트 (2020 최신)

machine과 mealy machine의 차이점에 대해 학습하고 Verilog HDL을 이용해 moore machine을 설계한다. 이 때 module instantiation을 이용 ... machine 보다 적게 디자인 가능하다는 장점이 있다. state는 구현 시 많은 gate를 소모하므로 state 수가 적다는 것은 큰 강점이 된다.1. In-Lab [실습 0]의 코드 ... 을 통해 모듈을 만들었다. 위 코드에서 in_sync는 입력 in도 1이면서 sync가 0이어야 1이 나온다. in이 0에서 1이 된 후 처음으로 clock이 falling

리포트 | 8페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
디지털 시스템 설계 및 실습 인코더 설계 verilog

100000111xxxx10001001xxxxx1001011xxxxxx101101xxxxxxx111113. 우선순위 인코더의 블록도4. 우선순위 인코더의 Verilog 코드1

리포트 | 4페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
디시설설계실습

디지털시스템설계 실습3 결과보고서학번이름1. 실험 제목Detect 101 Machine Design2. 실험목표Detect 101 Machine Design-Verilog ... 적으로 학습한 실험에서도 다이어그램을 그리고 코드를 짜고 실행 시키는데 문제가 없었지만 result값이 고정적으로 어떤 값만 표시했는데 왜 오류가 발생했는지 궁금하고 원하는 결과값을 얻을 수 없었던 것이 아쉽다.

리포트 | 3페이지 | 2,500원 | 등록일 2020.11.15

다운로드 장바구니
기초전자회로실험 - Sequential logic design using Verilog(순서논리) 예비레포트

8주차 예비레포트학번 :이름 :분반 :1. 실험 제목 : Sequential logic design using Verilog2. 실험 목적 :1) 래치나 플립플롭의 단순한 기능 ... 을 넘어서 그보다 더 복잡한 기능이나 패턴을 가진 회로의 기능을 verilog로 구현하자.2) 만약에 FPGA보드를 사용한다면, verilog로 구현한 가상회로를 주입하여 FPGA ... 한 reconfigurable system이 시작됨에 따라서 점점 모호해지고 있다. 현재는 회사 고유의 포맷을 이용하기보다는 VHDL과 Verilog로 대표되는 표준 HDL을 널리 사용되고 있

리포트 | 7페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
판매자 표지

중앙대학교 편입 합격 자기소개서

코드를 창의적으로 응용하는 능력을 키울 수 있었고 코딩에 대한 자신감도 얻었습니다.이 경험을 바탕으로 회로설계에 사용하는 Verilog코드를 이해하고 응용하는데 도움이 될 것이 ... 해 보았기에 코드를 작성하는 능력을 키우는데 도움이 될 것 같은 지하철 출구 표지판 인식 프로그램을 선택했습니다.이 프로그램은 Python을 기반으로 OpenCV의 contour ... 님의 설명을 들으면서 직접 코드를 작성해 보면서 프로그램에 작성된 코드들의 의미를 이해할 수 있도록 노력했습니다.멘토님과 함께 큰 어려움 없이 프로그램을 완성한 후 스스로 잘 이해

자기소개서 | 4페이지 | 5,000원 | 등록일 2024.11.08 | 수정일 2024.11.18

다운로드 장바구니
판매자 표지

현대모비스 SW직무 최종합격 자소서

신경 알고리즘으로 충돌감지 시스템을 설계하기로 했습니다. 하지만 verilog 코드를 작성하는 데서 어려움을 느꼈습니다.충돌 영상을 사진으로 나눈 뒤 픽셀값을 입력 신호로 주 ... 은 없다고 생각했습니다. 프로젝트는 알고리즘을 선정하고 C++로 검증한 뒤 verilog로 코딩하여 FPGA 보드에 올리는 순으로 진행했습니다. 여러 논문을 검토한 뒤 곤충의 시각 ... verilog 사용법의 기초를 복습했습니다. 차분하게 순차 회로와 조합 회로의 차이를 복습하던 도중에 3X3을 1X3으로 바꾼 뒤 순차 회로에 저장해서 3개의 값을 더해 3X3

자기소개서 | 3페이지 | 4,000원 | 등록일 2023.06.11 | 수정일 2023.06.13

다운로드 장바구니
9장 VHDL 설계 툴 사용법 예비

와 이름을 정해주고 Next를 클릭한다.(2) simulator ? ISim(VHDL/Verilog), Preferred Language ? VHDL,VHDL Source ... 에 맞는 소자가 합성되도록 하는 개발도구가 존재한다. 예를 들어 FPGA를 판매하는 회사는 보통, 회로 입력(심볼 및 VHDL코드) 부터 시작해서 VHDL 코드의 합성, 모듈(소자

리포트 | 16페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+

하고 full_adder 용으로 ucf 파일을 새로 만든다.)Source code- full_adder- U1-half_adder / U2-half_adderTestbenchPin ... Post-reportCombinational Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용

리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
2023상반기 DN솔루션즈 최종합격 자소서(+면접후기)

를 설계했습니다. 하드웨어 설계 시 일어날 수 있는 timing 이슈에 대한 문제해결 역량을 길렀습니다.2) 디지털 회로실험 A0설계도에 따라 Verilog를 이용해 4비트 계산기 ... 터넷 강의와 서적을 통해 학습하고, 50개 이상의 예시 코드를 작성하며 알고리즘을 익혔습니다.마지막으로, 끈기를 가지고 문제를 해결했습니다. 1차적으로 제작한 앱이 아두이노 ... 에서 전송한 값을 수신하지 못하는 문제가 발생했습니다. 몇 번의 시도에도 문제가 해결되지 않아 이틀 동안 아두이노 설계 담당 팀원과 함께 작성한 코드와 회로의 동작을 모두 점검했고, 전역

자기소개서 | 4페이지 | 5,000원 | 등록일 2023.07.12 | 수정일 2023.08.26

다운로드 장바구니
WLAN용 저면적 심볼 타이밍 옵셋 동기화기 구조 (Low-Area Symbol Timing Offset Synchronization Structure for WLAN Modem)

using the preamble with timing offset. Through Verilog-HDL coding and synthesis, it is shown that ... 한 구조를 제안하였다. 제안 구조에 대한 Verilog-HDL 코딩과 합성을 통하여 0.264㎟로 구현하였으며, 이는 기존 구조의 와 비교하여 63.54%의 구현 면적 감소를 달성

논문 | 8페이지 | 무료 | 등록일 2025.05.25 | 수정일 2025.05.27

다운로드
판매자 표지

삼성전자 회로설계 자기소개서 (2)

적으로 로봇의 회로적인 메커니즘에 관심이 많았습니다. 입력한 코드들은 어떻게 로봇의 펌웨어에 인식되는지, 인식된 코드들은 어떠한 전기적 신호로 내가 원하는 동작을 하는지에 대해 ... 해지도록 노력하였습니다. 사용한 툴은 PSPICE와 Verilog입니다. PSPICE를 익히며 이상적인 소자와 실제 소자의 차이점을 공부하였습니다. PSPICE를 처음 배웠을 때 ... 는 주어진 회로를 해석하는 데 그쳤습니다. 하지만 연습을 거듭하여 원하는 스펙이 주어지면 그것에 맞게 회로를 디자인할 수 있는 역량을 갖추었습니다. Verilog를 사용해서는 디지털

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.02.05

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(결과) / 2021년도(대면) / A+

Post-reportSequential Logic 2실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... 으로 확인하시오.Source codeTestbench testbench 시뮬레이션 결과(2) [실습 1] 교안의 Moore 머신과 Mealy 머신의 코드를 따라서 실습해보시오.a ... 하여야 제대로 된 동작을 한다.5. Conclusion- Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험할 수 있다. Behavioral level

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 5주차

Verilog HDL 실습 5주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit ... date목록실험 목적배경 이론실험 장비시뮬레이션 결과와 실험 결과의 비교38Decoder4:1MuxBCD to Excess3 Converter4:1Mux gate model코드 분석 및 ... ’S2’A + S1’S2B + S1S2’C + S1S2D4) BCD Code (8421 코드)BCD = Binary-Coded Decimal 로써 2진 부호화 10진법을 의미

리포트 | 16페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
판매자 표지

2025년 연세대학교 신소재공학과 편입학 학업계획서(최초합격)

쓰기 포함 600자 이내 작성 / UIC applicant: 300 words or less in English) 대학교 2학년 시절, 학술동아리 활동 중 Verilog와 FPGA ... 로 어려움을 겪었습니다. 이를 해결하고자 ‘디지털 논리 회로’와 ‘컴퓨터 구조’에서 배운 내용을 토대로 코드를 모듈화하고, Modelsim으로 시뮬레이션하며 오류들을 하나씩 수정 ... 고, 코드 검토는 세심함을 가진 팀원이 담당하도록 하였습니다. 또한, 설계 과정을 핵심 기능과 추가 기능으로 나누어 핵심 기능 구현에 먼저 집중하며 팀의 작업 효율을 높인 결과 프로젝트

자기소개서 | 2페이지 | 5,000원 | 등록일 2025.06.07 | 수정일 2025.06.11

다운로드 장바구니
23년 상반기 한화파워시스템-전기제어 합격자소서

: 앱 제작 툴을 처음 사용하다보니 스스로 사용법을 익혀야 했습니다. 하루 4시간 이상의 인터넷 강의와 서적을 통해 학습하고, 50개 이상의 예시 코드를 작성하며 알고리즘을 익혔 ... 습니다.협력을 통한 문제 해결: 초기 앱 제작 시, 아두이노에서 전송한 값을 수신하지 못하는 문제가 발생했습니다. 아두이노 설계 담당 팀원과 서로의 코드를 분석하여 전역변수 설정 오류 ... ) 디지털 회로실험 A0설계도에 따라 Verilog를 이용해 4비트 계산기를 설계하고 검증했습니다. Full adder, Register, ALU 등의 단위블록을 조합하는 과정

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.07.12

다운로드 장바구니
연세대학교 전기전자공학부 20-1학기 기초디지털실험 week 6 보고서

onstructing the codes of the TFT-LCD controller, we can have a deep understanding about a TFT-LCD.2. Theory2 ... contents can be considered in making circuits of a TFT-LCD controller using Verilog HDL. By c

리포트 | 18페이지 | 3,000원 | 등록일 2020.08.18

다운로드 장바구니
2023상반기 LG전자 합격 자소서

는 회로 검증 시 나타나는 각종 이슈를 찾아 해결하는 엔지니어 업무에 꼭 필요하다고 생각합니다.3) 디지털 회로실험 A0설계도에 따라 Verilog를 이용해 4비트 계산기를 설계 ... 을 사용했는데, 처음 사용하는 툴이다 보니 스스로 사용법을 익혀야 했습니다. 하루 4시간가량 인터넷 강의와 서적을 통해 학습하고, 50개 이상의 예시 코드를 작성하며 알고리즘을 익혔 ... 아 이틀 동안 아두이노 설계 담당 팀원과 함께 작성한 코드와 회로의 동작을 모두 점검했고, 전역변수 설정과정에서 오류를 찾아 해결할 수 있었습니다.결과적으로, 목표로 했던 기능(화재

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.07.12

다운로드 장바구니
2023상반기 현대자동차 R&D 합격 자소서

을 통해 학습하고, 50개 이상의 예시 코드를 작성해 알고리즘을 익혔습니다.1차적으로 제작한 앱이 아두이노에서 전송하는 값을 받지 못하는 문제가 발생하였습니다. 아두이노 설계 담당 팀 ... 했습니다. Quatus 툴을 이용해 시그마틱 회로를 그리고 Verilog로 테스트 벤치를 작성해 회로의 동작을 검증했습니다. 컴파일 에러 발생 시, 시뮬레이션 결과를 바탕으로 원인을 파악

자기소개서 | 3페이지 | 3,000원 | 등록일 2023.07.12

다운로드 장바구니

이전10개 4 5 6 7 8910 11 12 13 다음10개

파워링크

신청하기