"verilog코드"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 엘리베이터 verilog 게임 FPGA verilog verilog 시계 FPGA adder

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog코드" 검색결과 321-340 / 575건

(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

, Mux/Demux인 조합회로를 Verilog HDL 언어를 사용하여 설계 및 실험하고자 한다.2. 배경 이론조합논리 회로조합논리 회로는 입력에 의해 출력이 결정되는 회로 ... hierarchy of this sub-block is preserved.오류가 난 이 코드의 문제점은 a[0]의 값을 할당할 수 있도록 설정해준 것이다. 2 to 4

리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
디시설 - 전가산기, 전감산기 설계

한다. 또한 이 실습을 통해서는 if~then~elsif~end if(VHDL) 형식과 다양한 방법으로 전가산기를 설계하는 법을 배울 수 있다.실습 내용실습 결과전가산기VHDL코드 ... 고, 컴파일러가 간소화하므로 설계 시간을 줄일 수 있으며 설계 과정에서 발생할 수 있는 오류도 그만큼 줄일 수 있다는 장점이 있다. 하지만 단순히 진리표를 VHDL 코드로 표현한다고 해도 ... Schematic의 경우와 마찬가지로 진리표를 유도하는 과정은 필요하다. 또한 진리표에서 입력이 많아지면 그만큼 경우의 수도 많아지고 코드의 길이도 길어지므로 설계 시간이 늘어난다는

리포트 | 9페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
A+ 디지털 시스템 실험 Random Access Memory (RAM) <9주차 결과보고서>

*************1100110111011111111111[그림 4] 16x4 RAM FPGA 결과[그림 5] 16x4 RAM FPGA 결과토의Verilog로 RAM을 구현 ... ]에서 저장된 비트를 읽어오는 것을 확인할 수 있다. 코드를 작성할 때는 두 가지의 방법으로 작성해 보았다. 첫 번째 코드는 if 문을 이용해 읽기, 쓰기 신호에 따라 RAM의 동작 ... 을 각각 정의했고, 두 번째 코드는 첫 번째 코드를 간략화 시켜 가독성을 높였다. 딥 스위치로 입력 비트를, 버튼 스위치로 읽기와 쓰기 비트를 인가시켜 FPGA 보드로 확인한 결과

리포트 | 4페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습 [예비레포트]

그림 SEQ 그림 \* ARABIC 23 1-bit Full Adder 포트이름 및 핀번호 입력 코드New source 에서 Verilog Test Fixture 선택올바른 ... Verilog 코드 작성 후(그림24, 25) 저장 및 시뮬레이션(그림26)그림 SEQ 그림 \* ARABIC 24 1-bit Full Adder Test Bench 코드_1그림 SEQ ... 그림 \* ARABIC 25 1-bit Full Adder Test Bench 코드_2그림 SEQ 그림 \* ARABIC 26 1-bit Full Adder simulation

리포트 | 27페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
FPGA를 이용한 디지털 시스템 설계(인하대) MUX, Decoder, Comparator 보고서

Binary decoder는 2bit인 22개의 binary code를 입력으로 받아 4bit의 binary code 4개중에 1개로 출력하는 decoder인 것이다.2-to-4 ... 되어 복잡하게 된다.Verilog HDL의 경우, 조건문 사용이 가능하기에 조건문을 사용하여 코드를 작성하였다.입력은 각각 4bit인 a, b로 하였고, 조건문의 조건에 따라 각각 ... Decoder , 4bit Comparator , BCD-to-7 Segment Decoder를 설계한 후 시뮬레이션하는 것이었다.2. 실험과정 및 소스코드이번 실험에서는 총 4

리포트 | 18페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30

다운로드 장바구니
A+ 디지털 시스템 실험 Latch & Flip-Flop <6주차 결과보고서>

일 때 동작하게 하였다. Verilog 코드는 다음과 같다.module SR_Latch(input S,R,CLR, output Q,Q_n);wire q,q_n;nand A1(q,S ... 하는 모습을 보여주고 있다. 이를 바탕으로 구현한 Verilog 코드는 다음과 같다.module SR_Latch(input S,R, output Q,Q_n);nand A (Q,S,Q ... 다. Verilog 코드는 다음과 같다.module SR_Latch(input S,R, output Q,Q_n);nand A (Q,S,Q_n);nand B (Q_n,R,Q

리포트 | 11페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
시립대 전전설2 [2주차 결과] 레포트

/39164163/Spartan-33) http://kr.gobizkorea.com/blog/kr_catalog_view.jsp?blog_id=1999- 03495&co_lang=1&group_code=&obj_id=785056 ... lSim, Preterred Language Verilog를 설정해준다.2) schemetic으로 들어가서 half adder를 xor과 and 게이트의 병렬로 만들어 준다.3

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
Lab#08 Application Design1

. Disscussion24가. 코드해석24나. 결과해석296. Conclusion307. Referrence301. Introduction가. Purpose of this lab ... (Synthesis tool)나. Methods1) Static 7-Segment Design가) 프로젝트를 생성한다.(Top level Source : HDL)나) Verilog 소스 ... level Source : HDL)나) Verilog소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스 작성 후 시뮬

리포트 | 30페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
digital clock design(결과)

the end of the code, we declare the module to represent the number by 7-segment and to use repeatedly ... . To treat this situation, we use conditional statement(if-else statement). And last of the code, we ... 실험 결과 보고서1. Experiment Result- Verilog Codemodule digital_clock(Clk, AP, Reset, H, M, S, H0, H1, M0

리포트 | 10페이지 | 1,000원 | 등록일 2011.07.09

다운로드 장바구니
A+ 디지털 시스템 실험 기본적인Combinational Circuit <3주차 예비보고서>

Gate를 사용하여 회로를 그린다.3. 그린 회로에 1:1 mapping 되는 verilog 코드를 구현한다.module decoder(in,out);input [0:1] in ... 방법으로 구현할 지 선택한다.2.방법을 선택한 다음, 회로를 Verilog 코드로 구현하고 컴파일 한다. ... Convertor 설계한다.기본지식① Decoder디지털 컴퓨터에서 정보의 이산 적인 양은 2진 코드들로 나타내어진다. n비트 2진 코드는 코드정보의 별개 요소들로 표현되는 2

리포트 | 5페이지 | 1,000원 | 등록일 2017.01.03

다운로드 장바구니
최신 Google 1차 합격 cover letter 구글 자소서 커버레터

light is a binary code. New IT solutions that I propose are innate to my character.My work experiences ... tudemyself.- Created automatic system using C/C++, Verilog(VHDL) and DSP.With an Internship at Hyundai ... solutions, Documentation - Programming Language: SQL, Visual Basic, C, C++, Microprocessor, VHDL(Verilog

자기소개서 | 3페이지 | 3,000원 | 등록일 2017.09.09

다운로드 장바구니
디지털 시스템 실험 FPGA 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해 결과보고서

디지털 시스템 설계 및 실험 결과 보고서작성자:실험조:실험일:실험제목: FPGA 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해실험목표: FPGA ... 와 Verilog가 무엇인지 이해한다.Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.module LAB01_INTRODUCTION(inp1, inp2, inp3 ... 의 AND 연산결과를 t1에 inp3와 inp4의 AND 연산결과를 t2에 각각 저장한다.t1과 t2의 NOR 연산결과를 result에 저장한다.결과적으로 이 코드는 inp1, inp2

리포트 | 3페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
Lab#09 Application Design2

시켜보면ThisisTextLCDExample이라는 문자열이 표시될 것으로 예상된다.Verilog code//LCDname.Vmodule LCDname(RESETN, CLK,LCD ... address를 전송한다.사) 문자 데이터를 연속으로 전송한다.아) 필요에 따라 위의 과정을 반복한다.5) DDRAM Address 제어DD-RAM은 표시될 각 문자의 ASCII 코드 ... 와 코드 값이 다음의 표에 나타나 있다.2. Materials & Method가. Materials-FPGA(Filed Programmable Gate Array)-XC3S200

리포트 | 31페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)5주차예비

한다.BCD code 표현법은 예를 들어 십진수 123을 표현한다고 하면 다음과 같이 표현한다.123 = 0001 0011 0111마. BCD to Excess-3 Code ... )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 조합회로 중 디코더, 인코더, 멀티플랙서를 구현하고 그 원리를 이해한다.2. 배경 지식(Essential ... 4개의 입력 신호를 할당 할 수 있다.라. BCD codeBCD 코드란 4bit를 이용하여 십진수를 그대로 표현해주는 코드를 말한다.4bit로 십진수를 표현하기 때문에 1~9

리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
A+ 디지털 시스템 실험 Arithmetic Circuit <4주차 결과보고서>

테스트벤치 코드Full Adder는 두 개의 Half Adder를 결합해 구현해 보았다. [그림 3]과 같은 회로를 구성하고 이를 바탕으로 구현한 Verilog 코드는 다음과 같 ... 자리의 덧셈 연산이 가능하도록 구현하였다. Verilog 코드는 다음과 같다.module HalfAdder(A,B,S,C);input A;input B;output S,C;xor s ... 을 추가해 0이면 덧셈, 1이면 뺄셈을 할 수 있도록 설계했다. Verilog 코드는 다음과 같다.module Add_Sub(A,B,C_in,S,C_out);input [3:0

리포트 | 9페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
디지털시스템 실험(동기식 up/down counter)+응용한 신호등 설계

와 Register를 이용한 한자리 정수 덧셈 뺄셈 계산기를 구현하는 것이 목적이다.1. Up/down counter의 Verilog code이다2. 조교님이 올려주신 testbench c ... 에는 Downcount를 실행시켜 보았습니다(숫자 0~15, 역시 대표적인 몇장만 첨부하였습니다)5. 다음은 앞에서 coding한 카운터를 응용하여 Traffic light coding을 해 ... 보았다.Green->Yellow->Red 각각 5초 3초 2초정도 term을 두고 변화하게 code를 구현하였다.6. FPGA보드에 연결하자 Clock에 변화에 맞춰서 신호등

리포트 | 3페이지 | 1,500원 | 등록일 2014.11.03 | 수정일 2016.11.10

다운로드 장바구니
반도체별 동향

또는 코드를 ISP(IP Service Provider)를 통해 도입하고 설계자는 이를 자신의 설계에 포함하고, 일부 특화된 기능만을 코딩하는 수고만으로도 복잡한 기능의 시스템 ... Verilog(IEEE1800)- 하드웨어 기술(Description)과 검증을 위한 verilog 확장 언어로 2002년 Accellera 에 의해 제안- 2005 년 IEEE1800 ... 으로 승인. 2009 년 IEEE1364(Verilog)와 통합Accellera반도체설계VHDL(IEEE1076)- 하드웨어 기술언어인 VHDL 에 관한 표준 정의VIVerilog

리포트 | 20페이지 | 3,000원 | 등록일 2018.05.30

다운로드 장바구니
[Flowrian] 미사일 발사 제어 회로의 Verilog 설계 및 시뮬레이션 검증

들의 조합으로 구조수준에서 설계되었다아군 미사일을 회전시키는 유한상태머신아군 미사일 전체 동작을 제어하는 유한상태머신적군 미사일의 방향을 알려주는 테스트벤치미사일 제어 회로 존슨코드를 활용하는 예제 회로로서 Verilog 언어를 설계를 배우려는 분에게 도움이 된다.

리포트 | 31페이지 | 1,500원 | 등록일 2011.10.01 | 수정일 2014.08.19

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차예비

PreliminaryReport주 제: Lab#03 Verilog HDL지도교수 : 신 창 환 교수님실험조교 : 이 영 택실 험 일 : 2015년 10월 6일학 번 ... : 2012440이 름 :Ⅰ. 서론 (Introduction)1. 실험의 목적(Purpose of this Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 전가산기 ... 에서 그 차이가 있다.나. Verilog HDLVerilog는 HDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. Verilog 코딩

리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - 8-bit Signed Adder/Substractor, Multiplier

.? Use functional simulation to verify that your code is correct? Augment your design to use switchesSW ... -115 board.? Generate the required Verilog file, include it in your project, and compile the circuit

리포트 | 19페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니

이전10개 12 13 14 15 161718 19 20 21 다음10개

파워링크

신청하기