"VHDL code"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl 7segment 회로 개수 fpga 프로젝트 vhdl 사각형 vhdl 스탑워치 vhdl calculator

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL code" 검색결과 141-160 / 520건

서울시립대 전자전기설계2(전전설2) 3주차 사전보고서

2019년 전자전기컴퓨터설계실험23주차 사전보고서1. Verilog HDL과 VHDL의 장단점Verilog HDL : C를 기반으로 하는 언어, 대소문자를 구분함, 전자시스템 ... 을 모델링하는데 사용되는 언어, VHDL보다 약한 형식, 패키지 개념이 없이 VHDL보다 간단한 데이터 유형으로 프로그래밍. 소프트웨어 프로그래밍 언어의 라이브러리 관리가 부족 ... 하여 프로그래머가 컴파일하는 동안 호출되는 별도의 파일에 필요한 모듈을 넣는 것을 허용하지 않음.VHDL : Pascal과 Ada를 기반으로 하는 언어, 대소문자를 구분하지 않음, 현장

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
디시설 - 패리티 발생기, 검사기 설계

.실습 내용실습 결과패리티 발생기 VHDL 코드- 코드 주요 내용generic : generic은 파라미터의 값을 결정할 수 있게 하며, 쉽게 수정할 수 있으므로 설계를 쉽게 변경 ... 은 입력 데이터의 비트 수 n에 8을 할당함으로써, VHDL 코드의 나머지 부분에서 n이 8이라는 것을 알려 준다.function : 13행부터 보면 function 구문에서 함수명 ... ’, 짝수이면 ‘0’이 나오게 함으로써 짝수패리티 발생기를 정상적으로 구현하였고, 동작을 확인하였다.패리티 검사기 VHDL 코드- 코드 주요 내용Procedure

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
우선순위 인코더 verilog 설계

+d6+d5’d4’d3+d5’d4’d2a0 = d7+d6’d5+d6’d4’d3+d6’d4’d2’d1Verilog 설계1.우선순위 인코더를Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
디시설 - 멀티플렉서, 디멀티플렉서 설계

하고 VHDL 코드를 작성하여 설계한다.실습 내용실습 결과MUX1. 멀티플렉서(MUX: MUltiplexer)란?: 멀티플렉서는 다중화기이며 스위치의 일종으로 데이터 선택기(Data ... 하기 위해 디지털시스템에서 자주 사용된다.[표 3-1] 멀티플렉서의 진리표S_{ 1}S_{ 0}Y00I_{ 0}01I_{ 1}10I_{ 2}11I_{ 3}2. VHDL 코드 분석 ... 하나. 이것은 Verilog나 VHDL이 합성되는 과정에서 그 전의 값을 유지하기 위해 래치를 포함시키기 때문이다. 따라서 이번 실습에서는 멀티플렉서와 디멀티플렉서의 동작을 이해

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
VHDL을 이용한 세계시계 구현

에 출력된다.2. VHDL코드에서 segment파일은 display블록에서 사용하는 함수들을 모아놓은 것이기 때문에 블록 다이어그램에서는 생략하였다.VHDL Code for Each

Non-Ai HUMAN
| 리포트 | 16페이지 | 4,000원 | 등록일 2012.05.18

다운로드 장바구니
디시설 - 7-세그먼트 디코더 설계

을 알고, FPGA kit와 연결하여 직접 출력하도록 한다.VHDL 코드- VHDL 코드 주요 동작부분 해석① 18행의 rising_edge(clk)는 클럭의 상승 에지가 발생

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Post

가 shift되므로, 1초에 한 번 display가 오른쪽으로 shift된다.위의 source code를 제외한 LCD 출력을 위한 설정을 하는 source code와 pin ... 를 array로 define 해 둔다면, 필요할 때마다 호출하여 readability가 뛰어나고 reusable한 source code를 작성할 수 있을 것이다.LCD를 Display하기 ... 으로 넣어준다면 readability를 높이고, reusable한 source code가 될 것이다.ConclusionVerilog HDL을 이용하여 LCD가 정상 작동함을 확인

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
아주대학교 논리회로 HDL프로젝트 100점만점보고서 상세설명 + CODE포함

ode에 표기됨) 사실 이 부분은 불필요한 부분이므로 제거 하려 했으나, coding 하면서 output이 ‘U’로 Error가 났었는데 이 부분 덕분에 어떤 문제인지 바로 ... 프로젝트를 끝낸다.[Source code]library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.std_logic_arith.all;- ... Xilinx primitives in this code.--library UNISIM;--use UNISIM.VComponents.all;entity source isport

Non-Ai HUMAN
| 리포트 | 15페이지 | 2,500원 | 등록일 2016.07.09 | 수정일 2016.07.11

다운로드 장바구니
서울시립대학교 전전설2 3주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

an용 프로그램을 작성하기 위한 용어이다. VHDL은 두 가지 중 더 오래된 버전이며, Ada와 Pascal을 기반으로 두 언어의 특성을 상속받았다. Velilog는 비교적 최신이 ... 며, C 프로그래밍 언어의 방식을 따른다. 이러한 특징에 따라 한쪽에서의 장점은 한쪽의 단점이 된다.Verilog는 C를 기반으로 하여 일반적으로 VHDL에 비해 배우기 쉽다. 그 ... 에 반해 VHDL은 배우고, 프로그래밍 하기에 조금 더 어렵다.하지만 Verilog에는 라이브러리 관리 기능이 없다. 이것은 Verilog는 컴파일 과정에서 별도의 파일에 필요

Non-Ai HUMAN
| 리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
판매자 표지

Full adder VHDL 실습보고서(전가산기)

design, Charles, Larry L Kinney 7th3. Source & Results1) VHDL Source1-1)Full adder그림4. Full adder 코드 ... )Test bench source그림 6. 4bit adder/subtractor Testbench 코드선언 부분입니다. VHDL에서 만들어 두었던 것을 토대로 Test bench ... 1.목적(Purpose)이번실습에서는 4 bit Full adder(4비트 전가산기)와 Subtractor(감산기)를 직접 VHDL코딩을 통해 구현하는 실습이다. 이론으로만 알

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27

다운로드 장바구니
mealy, moore VHDL로 확인 (CODE있음)

2. VHDL CODE1) state code architecture Behavioral of moore is type main_st is (s0, s1, s2, s3, s4

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,500원 | 등록일 2012.05.31

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

이론Verilog HDL과 VHDL의 장단점(1) HDL (Hardware Description Language)먼저 Verilog HDL과 VHDL을 포함하는 HDL에 대해서 ... 을 명령하는 소프트웨어 언어인 C, C++, JAVA과 하는 역할이 다르다.(2) Verilog HDL과 VHDLVerilog HDL과 VHDL는 모두 HDL하드웨어 설명언어이다. 두 ... 개의 차이점은 Verilog는 전자 시스템을 모델링하는 데 사용되는 HDL이며 VHDL은 현장 설계 가능 게이트 어레이 및 집적 회로와 같은 디지털 및 혼합 신호 시스템을 설명하기

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
디시설 - 인코더, 디코더 설계

와 디코더의 VHDL 코드 설계방법을 숙달한다.실습 내용실습 결과디코더- 디코더란?: n비트의 이진 코드를 최대2^{ n}가지의 정보로 바꿔주는 조합 논리회로로 다수의 입력신호로 서 ... 70001000*************000100010000001100010000100000010001010000010011000000010111000000011. VHDL 코드 ... )1. VHDL 코드- 입력 8bit, 출력 3bit, enable 신호 1bit 인, valid 1bit 8X3 우선순위 인코더 코드를 작성하 였다.entity선언인 4~9행

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
아주대 논리회로 프로젝트1 이름학번 출력 VHDL 설계

. 소스 코드xilinx VHDL Design Tool을 이용하여 코딩한 소스소스 코드 설명→ 위 코드에서 볼 수 있듯이 엔티티 선언부에는 학번과 이름을 입력시키는 i 입력 포트와i ... 논리회로 V H D L 프로젝트 과제목 차1. 프로젝트 문제 (설계 조건)2. 프로젝트 문제 분석 (설계 예상 방향)3. 소스 코드4. Testbench 코드5. ModelSim ... 프로그램을 이용한 Testbench 코드 시뮬레이션6. XST로 합성한 RTL 회로7. 고찰8. 추가적인 설계 Ⅰ: 다른 방식의 설계 (입력이 ASCII CODE)9. 추가적인

Non-Ai HUMAN
| 리포트 | 18페이지 | 4,500원 | 등록일 2014.10.04 | 수정일 2018.12.02

다운로드 장바구니
(디지털시스템설계)VHDL Full Adder

결과를 보이시오.(화면 캡쳐)A. FULL_Adder의 VHDL code------------------------------------------------------------- ... . 게이트를 이용하여 회로도를 구하시오.3. Full_Adder에 대한 VHDL 코드를 구하시오 단. 새 project를 생성하고, 작성된 코드의 synthesis 후 결과 log 파일 ... library declaration if instantiating---- any Xilinx primitives in this code.--library UNISIM;--use

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2010.12.01

다운로드 장바구니
vhdl 기본적인 논리회로 설계

·VHDL 설계 실습 결과보고서VHDL Lab_01일시2013-9-24전공실습시간학번이름제목기본적인 디지털 논리회로의 설계실습 목적디지털 논리회로는 schematic과 같이 ... 그래픽으로 설계하거나 VHDL과 같이 택스트로 프로그래밍하여 설계할 수이 있다. 본 실습에서는 기본 논리 게이트로 구성된 회로를 schematic과 VHDL로 각각 설계하여 시뮬레이션 ... 00011110001101010000110000100000논리식X = A′C′ + A′D′코드library ieee;use ieee.std_logic_1164.all;entity

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2013.10.30

다운로드 장바구니
스톱워치 vhdl 구현 보고서

3.vhdl 코드1)Clk_div1MHz -> 100Hz 로 분주하여 0.01 초 단위로 숫자가 카운트 될 수 있도록 설계한다.--clkdiv.vhdlibrary ieee;use

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,000원 | 등록일 2013.12.24

다운로드 장바구니
디시설 - 4비트 가산감산기 , BCD 가산기

2진 결과를 다시 BCD로 출력하기 위해 BCD로 변환하는 과정을 실습한다.실습 내용실습 결과4비트 가산기VHDL코드- 코드 주요 내용 및 동작 부분 해석package 선언 : 1 ... 번째 자리를 출력하고, 'High'가 아닐 때 첫 번째 자리를 출력한다.4비트 가산기결과3, 3 입력15, 3 입력15, 7 입력9, 9 입력BCD 가산기VHDL코드- 코드 주요 ... 결과 보고서( 4비트 가산/감산기 , BCD 가산기 )제목4비트 가산/감산기 , BCD 가산기실습 목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
VHDL실습 16진, 10진, 3진(5-6-7), 12진(2-13)카운터 설계 및 구현

카운터 이므로 0에서 15까지 차례대로 수를 증가시키고 15가되면 리셋된다.file-new-VHDL file을 열어 다음과 같이 16진 카운터로 동작할 수 있도록 코드를 짰 ... 했다.(2) 10진 카운터file-new-VHDL file을 열어 다음과 같이 10진 카운터로 동작할 수 있도록 코드를 짰다. 10진 카운터 역시 If문과 process문을 이용 ... -VHDL file을 열어 다음과 같이 5부터 1씩 증가해 7이 되면 초기화되는 3진 카운터로 동작할 수 있도록 코드를 짰다. 5-6-7만 표현하므로2 ^{0},2 ^{1},2 ^{2

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,000원 | 등록일 2019.04.20

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Pre

구문이다.본 source code는 크게 calib_flag가 1인지 0인지, 두 가지 경우로 나누어져 있다.calib_flag가 1인 경우, bus switch 1이 on 되 ... 은 ‘SOUTH KOREA’ 문자열을 출력한다.Line 2에는 시간, 분, 초를 24시 기준으로 출력한다.Pin AssignmentPin Assignmentrs와 rw는 코드 간소 ... 는 것을 확인할 수 있다. 이는 LCD 상에서 1시간이 더해짐과 동일하다.따라서 시간을 setting하는 코드는 제대로 작동함을 확인할 수 있다.Simulation of Digital

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기