• AI글쓰기 2.1 업데이트
  • 통합검색(517)
  • 리포트(481)
  • 자기소개서(31)
  • 논문(3)
  • 시험자료(2)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

vhdl 세계 시계 7segment 회로 개수 fpga 프로젝트 vhdl 사각형 vhdl 스탑워치 vhdl calculator
판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL code" 검색결과 341-360 / 517건

  • 판매자 표지 자료 표지
    VHDL로 구현한 inertial delay, Propagation delay
    파형에 대한 출력을 확인한다.(b) transport delay 2ns인 inverter를 vhdl로 설계하고, 다음의 입력파형에 대한 출력을 확인한다.2) VHDL code 및 s ... imulation 결과? inertial delay code simulation 결과entity delay ISport(input :in bit; %입력, 출력 변수 지정 ... VHDL로 구현한 inertial delay, Propagation delay1)목표(a) initial delay 2ns인 inverter를 vhdl로 설계하고, 다음의 입력
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2009.03.25 | 수정일 2019.04.12
    다운로드 장바구니
  • 자료 표지
    [A+자료] VHDL를 이용한 신호등 설계 입니다.
    논리회로 설계 과제< 신호등 설계 >과 목 명담당교수소 속팀 원제 출 일1. 목적이번 설계의 목적은 VHDL을 이용해서 사거리 신호등 시스템을 구현하는 것이다. 차도는 , 두 ... - 소스 코드 작성 : 자연&정태- 코드 검토 및 수정 : 우진? 2차모임 (11.12.06)◈ 최종 확인 및 검토3. 내용? 사거리 신호등 답사? State Diagram
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 3,000원 | 등록일 2012.06.17
    다운로드 장바구니
  • 자료 표지
    4개의 입력과 1개의 출력을 가지는 회로를 여러 가지 방식으로 표현하고 이를 VHDL로 표현
    Team-project과제 44개의 Input A, B, C, D를 이용하여 1개의 Output S를 출력하는 회로를 설계하여 이를 VHDL로 표현한다. 코드는 AND, OR ... . VHDL 코드 구성이 식과 진리표를 토대로 VHDL 코드를 작성하고 나중에 시뮬레이션했을 때의 파형과 진리표를 비교해서 참, 거짓을 판별한다.3. VHDL 코드 구성And, Or ... , Not Gate를 이용한 회로의 VHDL표현 And, Or, Not Gate를 이용한 회로의 표현은 무난하게 할 수 있다.3. VHDL 코드 구성(2) Nand Gate만을 이용
    Non-Ai HUMAN
    | 리포트 | 34페이지 | 7,000원 | 등록일 2010.06.24
    다운로드 장바구니
  • 자료 표지
    FPGA VHDL up & down counter (업다운카운터)
    기초 FPGA 실험 Report응용컴퓨터공학과32072198정성훈2013.06.07▶ 프로젝트 내용⇒ 0~15 사이의 숫자를 세면서 16진수와 2진수로 동시에 변환해주는 4Bit Up & Down Counter입 력SW_1 = 숫자가 1씩 증가SW_2 = 숫자가 1씩 ..
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2013.06.23
    다운로드 장바구니
  • 자료 표지
    임베디드 프로세서와 arm
    ) assembler, assembler 니모닉 코드 (mnemonic code)용어 정리 Instruction set CISC(Complex Instruction Set Computer ... ynthesizable core 형태 chip 은 반도체 회사 또는 SoC 제조사에서 공급 ARM core 와 주변장치를 부가 저전력 설계 기술 사용 VHDL 을 사용하는 일반적인 ... ore 를 확장한 경우 8bit JAVA byte 코드 실행ARM 현황 SMD 타입으로 제공 다기능 대량 생산 ARM 사는 개발 환경과 document 제공 삼성 , 하이닉스 등
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 2,000원 | 등록일 2010.01.19
    다운로드 장바구니
  • 자료 표지
    VHDL을 이용한 순차회로 설계
    항목에서 관측하도록 하겠습니다. 6) Provide the simulation result and the code result < circular 오른쪽 > < circular 왼 ... Introduction 10주차 실습이었던 VHDL을 이용한 순차회로 설계는 3가지 쉬프트, circular shift, logicla shift, arithmetic shift
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 2,000원 | 등록일 2014.11.04 | 수정일 2022.11.04
    다운로드 장바구니
  • 자료 표지
    PostLab> Usage of xilinxISE on Spartan-3 설계실험 자일링스 및 스파르탄 사용법
    는 것이 아니라, 멋을 좀더 추구해 보고자 원하는 Output 값은 불이 꺼지고 나머지 부분은 불이 다 켜지는 VHDL 코딩을 변경 시켜보았다.위 사진처럼 VHDL code를 변경 ... 이 없도록 하는 것이다. 이미 Decoder의 VHDL 코딩과 Test bench code가 제시 되어서 실습은 무난하게 진행 되었다. Input 값의 변화에 따라 Output 값 ... simulation실험실에서 VHDL 코드로 작성을 한 뒤 Spartan Board로 옮기기 이전에 과연 이것이 Synthesis를 한 후에 정확하게 구동이 되는지가 궁금
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2009.01.02
    다운로드 장바구니
  • 자료 표지
    Digital clock chip - mode generator
    --- any Xilinx primitives in this code.--library UNISIM;--use UNISIM.VComponents.all;--entity : 입력 ... project에서는 digital clock chip를 구현하기 위해 첫 번째로 필요한 mode generator 를 VHDL로 설계한다.2. Problem statement① ... 위의 표의 값을 그림으로 나타낸 것이다. 입력 SW1, SW2로 인해 각 상태(MODE1, MODE2)가 바뀐다.3. Sources & Results1) VHDL Source
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2011.06.06
    다운로드 장바구니
  • 자료 표지
    xilinx를 이용하여 4bitsadder 와 4bits comparator 만들기
    . 참고문헌131.소개(1)실험 목적Full adder와 Half Adder를 VHDL코드로 작성하여 M bits 가산기와 비교기를 설계해 시뮬레이션 해보고 Spartan-3e보드 ... )timing simulation3.실험 결과3-1. 4bits adder-onebit adder vhdl 코드-fourbit adder vhdl코드simulation입력a ... adderVHDL 코드Testbench 코드simulation 결과1)functional simulation2)timing simulation2) Assignment2
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,000원 | 등록일 2010.10.07
    다운로드 장바구니
  • 자료 표지
    Embedded System 2nd_Report LCD Control
    embedded machine. The reason is that we didn’t fully verify of the verilog code we designed. We thought ... that it’s our mistake. But, this code is properly operated in modelsim simulation like above s ... Modelsim simulation, so this tool's source code was not compatible with Laboratory's xillinx version
    Non-Ai HUMAN
    | 리포트 | 60페이지 | 3,500원 | 등록일 2013.10.28
    다운로드 장바구니
  • 자료 표지
    VHDL 플리플롭, 16진 카운터, 10진 카운터 등
    값을 반전하여 전달.3. D f/f회로도 작성fucntion 결과VHDL 작성해석D f/f은 입력의 결과와 출력의 결과가 동일하다.CLK가 0일 경우 현재값을 유지하며, 1일 ... 일 때 JK f/f은 Toggle(반전)을 실행한다. 320~400ns 사이 CLK에서 Toggle이 되는 것을 확인할 수 있다.5. 16진 카운터VHDL 작성RTL ... 고 출력이 0임을 알 수있다.6. 10진 카운터VHDL 작성RTL VIEWERFunction 결과해석위의 16진 카운터와 대체로 비슷하나 sig_snt가 9일 때 다시 0의 값을 주
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 2,500원 | 등록일 2015.05.30
    다운로드 장바구니
  • 자료 표지
    Full Adder VHDL Design - 전가산기 구현
    instantiating---- any Xilinx primitives in this code.--library UNISIM;--use UNISIM.VComponents.all ... 회로★ VHDL Source----------------------------------------------------------------------------------- ... - Company:-- Engineer:---- Create Date: 13:53:21 10/23/2009-- Design Name:-- Module Name: FA_vhdl
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,000원 | 등록일 2009.10.24 | 수정일 2020.09.10
    다운로드 장바구니
  • 자료 표지
    VHDL RGB를 이용한 이름 생성
    1. VGA_Pattern_Generator 의 RGB 색깔 생성 VHDL 코드⇒ 기본적인 화면에 빨강, 초록, 파랑을 표시하는 프로그램 설계입니다. 보시는 것과 같이 구성이 3 ... 은 화면 구성을 보입니다.2. VGA_Pattern_Generator 이름 생성 VHDL 설계⇒ VGA_Pattern_Generator 의 RGB 생성과 거의 동일한 VHDL 설계 과정
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 25,000원 | 등록일 2011.04.07
    다운로드 장바구니
  • 자료 표지
    VLSI
    Verilog/VHDL ProjectSynopsys Project◈ DescriptionWe changed our design from ‘Traffic Signal
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2012.02.14
    다운로드 장바구니
  • 자료 표지
    신의손) 네이버 합격 자기소개서
    는 프로그래밍 언어는 C와 VHDL로서, 주로 전공 관련 tool에서 코딩을 해오면서 자신감과 성취감을 키워올 수 있었습니다. 이를 통해 앞으로 어떤 개발 언어라도 완전하게 저의 것 ... 하는 결과를 matlab에서 계산해서 다시 Spice로 보내는 일련 과정의 런타임이 너무 소모되었습니다. 그래서 팀원들과 코드를 기능별로 나눠서 제작하게 되었습니다. 반면 한 사람
    Non-Ai HUMAN
    | 자기소개서 | 3페이지 | 3,000원 | 등록일 2014.07.19
    다운로드 장바구니
  • 자료 표지
    vhdl 디지털 탁상 시계 설계
    2010학년도과목교수이름학번설계작업서성결대학교 정보통신공학부모둠설계제안서(계획서)-목표순서항목평가설계의 목표● 설계목표 : VHDL 디지털 탁상 시계 구현.● 동작설명 : 현재 ... .● 문헌조사 : VHDL 프로그래밍 기초문법(김용규 저), 본인 구현자료 - 엘리베이터 구현, 8051계산기 구현.● 고객조사 : 싼 가격, 보기 쉬운 시계.발표자료(설문조사자료 ... 문헌자료검색자료 등)제품의 규격● 사양 : VHDL, 알람, StopWatch● 규격 : 시간 표시, 7-Segment, LED발표자료(규격서)구현방법● P/L : 만능기판, 7
    Non-Ai HUMAN
    | 리포트 | 34페이지 | 3,000원 | 등록일 2010.12.30
    다운로드 장바구니
  • 자료 표지
    논리회로 설계실험 mux
    . Implementation8x1 MUX를 구현하기 위해서는 2x1 MUX가 필요하다. 2x1 MUX(source code file name: mux2.vhd)의 입력포트는 i ... 를 VHDL언어로 구현 할 수 있다.4) 2x1 MUX를 이용하여 8x1 MUX를 구현 할 수 있다.5) when else구문에 대해서 익힌다.2. Problem Statement① ... ? 8개의 입력이 있으면 선택선은 최소 3개가 있어야 함? 2x1 MUX 하나하나에 선택선 하나가 반드시 필요? when else 구문 사용법을 알아서 생각해낸 알고리즘을 소스코드
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2009.07.10
    다운로드 장바구니
  • 자료 표지
    FPGA의 이해와 기초
    를 하면 FPGA가 어떻게 구성되고 FPGA를 설계하는데 필요한 여러 용어들을 쉽게 이해할 수 있다.다음 그림과 같은 로직을 설계한다고 가정한다. 이에 해당하는 VHDL 코드 ... " 그림 2 VHDL SOURCE PAGEREF _Toc184482418 \h 5 HYPERLINK \l "_Toc184482419" 그림 3 SCHEMATIC MODULE ... VHDL SOURCE그림 SEQ 그림 \* ARABIC 3 SCHEMATIC MODULE그림 SEQ 그림 \* ARABIC 4 Synthesis ReportCPLD 내부에는 실제
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 2,000원 | 등록일 2012.03.14 | 수정일 2017.02.24
    다운로드 장바구니
  • 자료 표지
    VHDL MUX and DEMUX(VHDL Code post lab 입니다)
    전자전기컴퓨터설계실험IIIPOSTLAB REPORT[MUX and DEMUX]학 과담당교수조학 번이 름제 출 일목 차 HYPERLINK \l "실험소개" 1. 실 험 소 개 HYPERLINK \l "purpose" 1) Purpose of the Experiment H..
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 2,000원 | 등록일 2008.09.28
    다운로드 장바구니
  • 자료 표지
    VHDL Digital Watch(LCD) VHDL PPT입니다.
    차(5.26 ~ 6. 1) LCD Interface source code 분석 Digital Watch VHDL source coding Emulation in BoardWork ... of Members: Basic Requirement Digital Watch 기능 자료 수집 및 Source code 작성 : Additional Functionality - 날짜 ... (년, 월, 일)표시 기능 - 자료수집 및 Source code 작성 : Additional Functionality – 정각 알림 기능(LED로 표시) – 자료수집 및
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 2,000원 | 등록일 2008.09.28
    다운로드 장바구니
  • 전문가 요청 쿠폰 이벤트
  • 2025 마이해캠리포트
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 12월 22일 월요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
4:45 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기