"VHDL code"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl 세계 시계 7segment 회로 개수 fpga 프로젝트 vhdl 사각형 vhdl 스탑워치 vhdl calculator

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL code" 검색결과 101-120 / 517건

디지털시스템설계실습 우선순위인코더 결과보고서

해 우선순위 인코더를 Verillog 또는 VHDL로 설계하라. 이때if~else(Verillog) 또는 if~end if(VHDL) 형식을 사용한다.2. 설계된 우선순위 인코더

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2021.04.16 | 수정일 2024.01.29

다운로드 장바구니
판매자 표지

LS일렉트릭 HWP(PLC,HMI)직무 합격자소서

을 발전시키기 위해 논리회로실험 설계 프로젝트에서 1위를 달성하겠다는 목표에 도전했습니다. 설계 프로젝트의 주요 목표는 FPGA Kit와 VHDL을 사용한 정수 계산기 설계였 ... 을 최소화하는 해결책을 도출하였습니다. 이를 반영하기 위해 주말에도 팀원과 함께 3,4시간씩 몰두하며 기능에 최적화된 알고리즘을 설계하였습니다. 결국 기존 코드의 15% 이상

자기소개서 | 3페이지 | 3,000원 | 등록일 2023.09.23

다운로드 장바구니
Leading one 카운터 설계 결과보고서

연습문제4. [코드 3-42]에서는 배열로 선언된 입력에서의 ‘1’의 개수를 카운트하기 위해 for loop문을 사용했다. 코드에서 다음 부분을 for loop문을 사용하지 않

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
수 정렬회로 설계 결과보고서

디지털시스템 설계 실습 6주차 결과보고서학과전자공학과학년3학번성명※수 정렬회로 설계- 슬라이드 스위치에 두 개의 입력(a,b)- switch(ena)가 0일 경우7-seg에 두 입력 출력- switch가 1일 경우 정렬된 수 출력핀할당실행결과연습문제 5번STD_LOGI..

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
판매자 표지

23년 상반기 현대일렉트릭(전기설계) 합격자소서

왔는지 기술해 주십시오.디지털시스템 설계 수업에서 3개월간 디지털시계 제작 프로젝트를 진행하여 설계점수 100점과 A+ 학점을 취득하였습니다.처음엔 VHDL 언어를 사용 경험이 없 ... 모두 Test bench를 작성하고 시뮬레이션을 통해 동작을 검증하였습니다. 이때 에러가 발생하면 주석과 코드를 보며 에러 원인에 대한 가정을 세우고 이슈 원인을 워드 파일에 정리

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.07.12

다운로드 장바구니
패리티검사기 설계 결과보고서

하면 ‘1’을 출력하는 패리티 검사기를 VHDL로 설계하라.핀 할당2. 설계된 패리티 검사기를 컴파일하고 시뮬레이션하라. 시뮬레이션 입력을 패리티 발생기에서 만든 8비트로 했을 때

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2021.04.16 | 수정일 2024.01.29

다운로드 장바구니
롯데케미칼 합격자소서 (전기직)

었던 디지털 시스템 수업을 청강하여 디지털 논리 회로와 VHDL 코드에 대한 기반을 다지기 위해 노력했습니다. 더불어, 팀원과 시스템 구성에 대해 논의하며 데이터 보안, 저장 등

자기소개서 | 3페이지 | 4,000원 | 등록일 2024.03.24

다운로드 장바구니
기초전자회로실험 - FPGA Implementation of Shift Register (쉬프트레지스터) 예비레포트

됨에 따라서 점점 모호해지고 있다. 현재는 회사 고유의 포맷을 이용하기보다는 VHDL과 Verilog로 대표되는 표준 HDL을 널리 사용되고 있다.[2]2.verilig의 요소의미모듈 ... : 보통의 프로그래밍 언어에서 사용되는 모듈의 개념과 같다. 특정한 목적을 위해 묶어진 변수들과 함수들의 모임이라고 생각하면 쉽고, 하나의 라이브러리 개념이며 코드를 모듈로 분화 ... 하는 수단이다. C언어의 #define ABC 10 과 비슷한 표현이다. 변수로는 사용할 수 없으며, 파라미터의 값들은 컴파일할 때 자동적으로 매칭시켜준다. 파라미터를 사용하면 코드

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
판매자 표지

SK하이닉스 연구개발(공정알엔디) 합격 자기소개서

했습니다. 500줄이 넘는 코딩이다 보니 원인을 찾기 어려웟습니다.우선 VHDL코드에서 의심가는 부분들을 다른 방식으로 바꿔보기로 했습니다. 일주일동안 매일 만나서 계속 진행했지만 문제 ... 로 기능을 분류했습니다. >디지털 시스템 설계수업에서 팀을 이뤄 VHDL을 이용해 포모도로 타이머를 제작하는 프로젝트를 진행했습니다. 코딩에 대한 대략적인 틀은 주어지고 필요기능

자기소개서 | 8페이지 | 3,000원 | 등록일 2023.02.06

다운로드 장바구니
판매자 표지

성균관대 전자전기컴퓨터공학과 대학원 학업계획서

와 Verilog HDL 코드를 담당했습니다. 실시간 영상 신호를 FPGA 상에서 병렬 처리해 필터링 속도를 높이는 실험을 진행하면서, 하드웨어의 구조적 설계가 소프트웨어 최적 ... 을 체감했습니다. 단순히 코드 구현이 아니라, 전자적 동작을 논리적으로 구성하는 과정이 매우 매력적이었고 이 경험이 저를 하드웨어 아키텍처 연구로 이끌었습니다.졸업 후 인턴십에서 경험 ... 방안을 심도 있게 연구할 예정입니다. 실험실에서는 FPGA 기반 시뮬레이션과 VHDL/Verilog 코딩을 통해 프로토타입을 구현하고, 학부 때의 단편적 설계 경험을 보다 체계

Non-Ai HUMAN
| 자기소개서 | 5페이지 | 3,000원 | 등록일 2025.10.31

다운로드 장바구니
2025 에이디테크놀로지 반도체설계엔지니어 자기소개서와 면접자료

설계 등 전공 과목을 깊이 있게 학습했으며, 직접 설계와 구현, 시뮬레이션을 반복하면서 실질적인 설계 감각을 키웠습니다. HDL(VHDL/Verilog) 언어를 활용한 모듈 설계 ... 의 중요성을 실감할 수 있었습니다. 처음에는 RTL 코드 내 미세한 타이밍 오류나 불필요한 신호 지연으로 인한 합성 실패를 반복 경험했지만, 논리 분석 툴과 시뮬레이션 파형 분석 ... 동작하지만, 특정 클럭 구간에서 파형이 불안정하게 나타나는 문제가 지속적으로 발생했습니다.당시 저는 문제를 해결하기 위해 단순히 코드를 재작성하는 방식이 아니라, 근본적인 설계

Non-Ai HUMAN
| 자기소개서 | 6페이지 | 3,000원 | 등록일 2025.12.04

다운로드 장바구니
기초전자회로실험 - Sequential logic design using Verilog(순서논리) 예비레포트

한 reconfigurable system이 시작됨에 따라서 점점 모호해지고 있다. 현재는 회사 고유의 포맷을 이용하기보다는 VHDL과 Verilog로 대표되는 표준 HDL을 널리 사용되고 있 ... 의 라이브러리 개념이며 코드를 모듈로 분화시켜 적재적소에 조합한다면 매우 효율적인 프로그래밍이 가능하다.포트 : 포트(port)는 영어단어로 항구를 의미하며 컴퓨터 하드웨어

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
2024 sk하이닉스 설계 합격 자기소개서

적으로 노력해왔습니다. 특히 메모리 설계와 회로 검증에 대한 깊은 이해를 위해 전자공학과 컴퓨터공학 관련 과목을 수강하였고, Verilog 및 VHDL에 대한 전문 지식을 쌓 ... 한 코드의 효율성을 검증하기 위해 다양한 테스트를 실시하였고, 실질적인 데이터 결과를 기반으로 설계를 수정하고 최적화하는 작업이 포함되었습니다. 이 과정은 단순한 이론적 학습을 넘

자기소개서 | 6페이지 | 5,000원 | 등록일 2024.09.18

다운로드 장바구니
판매자 표지

서울시, 지방직 공무원 합격자의 면접 예상 질문 50선 및 답변 예시

한 적이 있습니다.전자 제품의 각각의 코드에 변압기와 비슷한 장치를 사용함으로써, 얼마만큼의 소비전력을 사용하고 있으며 그에 따른 전기세가 얼마인지를 블루투스를 이용하여 스마트 티비 ... 함으로써, 고쳐 나가도록 하겠습니다.12. 다른사람을 설득해본 경험이 있는가?vhdl 이라는 과목의 프로젝트를 할 때, 저희조는 툴에 익숙하지 않는 3명의 한국인과 중국인 교환학생으로 구성 ... 고 병들거나 새끼를 두고 앞 ,뒤로 강한 늑대들이 무리를 지키며 다른 지역으로 이동합니다. 무리 모두의 안전한 이동이라는 조직의 목표를 위해 이동하는 늑대와 같이 저 또한 VHDL과목

Non-Ai HUMAN
| 자기소개서 | 15페이지 | 5,000원 | 등록일 2021.07.24 | 수정일 2024.02.24

다운로드 장바구니
디지털 시스템 설계 및 실습 클럭 분주회로 설계 verilog

가 전이되도록 클럭 분주회로를 설계함으로써 순차논리회로를 설계하는 절차를 배운다.2. 코드1) moore.vmodule moore(clk, rst, i, m, n, y);input c

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,500원 | 등록일 2021.03.24

다운로드 장바구니
한화시스템 자소서

시스템 수업을 수강하며 STM32F4 보드를 활용한 심전도 측정 프로젝트를 수행했고, FPGA 설계 수업에서는 VHDL을 통해 직접 연산기 블록을 설계하며 병렬처리의 효율 ... 증폭 회로와 ADC 설정이 이론상 문제없어 보였지만, 출력에서 전압이 비정상적으로 튀며 소리 신호가 제대로 인식되지 않았습니다. 일주일간 팀원들은 코드 문제를 의심했지만, 저

자기소개서 | 5페이지 | 4,000원 | 등록일 2025.03.27

다운로드 장바구니
VHDL로 만드는 라인트레서

있다.2. 소스코드 설명 (Test bench 포함)(1) remote controllable car(2) line-tracer3. 시뮬레이션 결과 및 설명(Test bench

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2018.10.09

다운로드 장바구니
디지털 도어락 설계 코드, 보고서 ,ppt

1) FPGA 실습키트를 활용하여 디지털 도어락을 구현한다. 2) Switch 입력과 FND 및 LED 출력을 위한 VHDL 코드를 작성한다. 3) 디지털도어락 동작을 위한 내부 ... 상태머신을 설계 및 구현하고, 상태 전환이 설계 사양대로 동작함을 확인한다. 4) 디지털 도어락을 VHDL 코드를 이용하여 구현하고, 이를 Modelsim으로 검증하며, FPGA

Non-Ai HUMAN
| 리포트 | 5페이지 | 4,000원 | 등록일 2016.05.31 | 수정일 2021.12.08

다운로드 장바구니
VHDL을 이용하여 다양한 state machine 설계

은 사용하지 않는 수라 하여 무효코드(invalid code) 라고한다.2) Gray코드그레이 코드는 가중치를 갖지않는 코드로서 산술용 코드가 아니다. 그레이코드는 어떤코드 ... 이름우 경 제1. 실습명 : State Machine 설계하기2. 실습목표 :1) BCD코드의 상태도를보고 VHDL로 설계해본다.2) Gray코드의 상태도를보고 VHDL로 설계 ... 이 0일때 반시계 방향으로 상태가 변한다.4. 설계 및 시뮬레이션1) BCD코드① VHDL코드state_type인 타입을 빨간네모부분처럼 선언해준뒤 signal state를 그

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,000원 | 등록일 2014.05.31 | 수정일 2014.06.02

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 예비 보고서

-care condition으로 표현되며 출력 z는 입력에 적어도 하나의 1이 있을 때 1이 된다.3) BCD (binary-coded decimal) 코드10진수의 각 자리를 4 ... -segment decoder의 동작 확인VHDL 코드 및 시뮬레이션 결과는 다음과 같다.[그림 21][그림 22]4) 과정 4 : Priority encoder 의 동작 확인 ... VHDL 코드는 다음과 같다.[그림 23]VHDL Test bench에 대한 코드 작성법 미흡으로 인해 Timing diagram 시뮬레이션 결 과는 확인하지 못했다. 실험에서 [그림 15]의 진리표와 같은 결과가 나올 것으로 예상 된다.

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기