• AI글쓰기 2.1 업데이트
  • 통합검색(520)
  • 리포트(484)
  • 자기소개서(31)
  • 논문(3)
  • 시험자료(2)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

vhdl 7segment 회로 개수 fpga 프로젝트 vhdl 사각형 vhdl 스탑워치 vhdl calculator
판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL code" 검색결과 201-220 / 520건

  • 자료 표지
    [임베디드하드웨어]Xillinx및 VHDL기반의 숫자야구게임
    임베디드하드웨어 시간에 했던 Xillinx툴 및 VHDL기반의 코딩언어를 이용한 숫자야구게임최종보고서 및 프로그램소스코드 및 발표자료 전부 포함입니다.
    Non-Ai HUMAN
    | 리포트 | 3,000원 | 등록일 2016.10.29 | 수정일 2016.11.01
    다운로드 장바구니
  • 자료 표지
    최신 Google 1차 합격 cover letter 구글 자소서 커버레터
    light is a binary code. New IT solutions that I propose are innate to my character.My work experiences ... tudemyself.- Created automatic system using C/C++, Verilog(VHDL) and DSP.With an Internship at Hyundai ... solutions, Documentation - Programming Language: SQL, Visual Basic, C, C++, Microprocessor, VHDL(Verilog
    Non-Ai HUMAN
    | 자기소개서 | 3페이지 | 3,000원 | 등록일 2017.09.09
    다운로드 장바구니
  • 자료 표지
    VHDL 디지털 시계 digital watch
    디코더지난번 실습 때 사용했던 코드를 사용하였다.(5) Digital Watch[VHDL]FND 출력이 6개인 이유:초 단위(1의 자리, 10의 자리) 2개 + 분 단위(1 ... 로 Schematic을 사용할지 VHDL을 사용할지는 설계하는 사람(리더)이 결정한다.Top Entity Schematic장점: 심볼 형태->한눈에 알아보기 쉬움즉, 전체적 구성을 알기 쉬움 ... 단점: 복잡하고 Top Disign은 쿼터스 프로그램 밖에 못 쓴다.VHDL장점: 디자인이 바뀌어도 사용 가능하다단점: 전체구조를 알아보기 힘들다.(2) Component내가 설계
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 2,000원 | 등록일 2017.11.26 | 수정일 2019.06.14
    다운로드 장바구니
  • 자료 표지
    결과보고서 #10 - 순차회로 설계 (FSM)
    (FSM)1. 실험 목표순차회로의 일종인 FSM의 일종인 밀리머신과 무어머신의 개념을 이해하고 이를 이용해 실생활에서 쓰이는 자판기를 VHDL 코드를 이용하여 설계해볼 수 있다.2 ... . 실험 결과- 실험 1. 아래 상태도와 같은 자판기 알고리즘을 VHDL을 이용해 설계한다.(1) 소스코드library IEEE;use IEEE.STD_LOGIC_1164.ALL
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28
    다운로드 장바구니
  • 자료 표지
    VHDL BCD to Excess-3 Code Converter(prelab) xilinx spartan3e board실험
    했던 내용을 기초로 BCD to excess-3 code converter를 설계하는 것이다. 이 실험을 통하여 VHDL의 사용법을 익혀보고, Behavioral model ... Success 확률이 월등히 높은 것으로 업계에 보고되고 있다.(5) VHDL Synthesis를 위한 Modeling TechniqueVHDL ModelingVHDL을 이용하여 c ... 할 때 Synthesizable한 code로 구성되어야 한다.셋째 : 늘 작은 단위의 Entity를 생각해야 한다. 작은 Entity들로 구성된 coding일수록 Synthesis
    Non-Ai HUMAN
    | 리포트 | 28페이지 | 2,000원 | 등록일 2008.09.28
    다운로드 장바구니
  • 자료 표지
    논리회로실험 - 제 2장 가산기 및 감산기 결과 보고서
    ] 가/감산기 계산 결과 (2진법)이론값과 결과값이 일치한다는 것을 확인할 수 있다.(5)Provide the simulation result and the code1) 가/감산기 코드 ... 와 co를 출력하는 1bit 가산기를 설계하겠다.[그림 2] 1비트 전가산기2)(2)어떻게 이 회로를 구성할 것인가1) VHDL 코드를 구성하는 기본 설정(1)전반적인 내용-FA 4 ... 한다.VHDL이라는 디지털 회로를 설계하는데 사용되는 하드웨어 기술 언어를 통해 M에 따라서 덧셈과 뺄셈을 달리하는 가/감산기를 설계하고 출력 값을 확인하여 이론값과 비교해 본다
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2014.08.15
    다운로드 장바구니
  • 자료 표지
    [디지털시스템][VHDL} Design 4-bit Right Shift Resister 설계
    이다. 이번 과제를 통해 VHDL code 작성법에 대해 정리할 수 있었다. 그리고 testbench code의 작성도 배웠다. '논리회로설계실험' 시간에 HDL을 사용 ... 하여 설계하는 과제가 있었지만 그 때는 거의 다 완성되어있는 code에 빈칸으로 되어있는 부분만 채우면 되는 것이라 어렵지 않았는데 entity를 제외한 모든 부분을 심지어 ... 이번 실습에서는 4개의 flip-flop이 연결된 '4-bit Right Shift Register'를 설계한다. 이번 설계를 위해서는 기본적인 VHDL에 대한 지식이 있
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 2,000원 | 등록일 2014.05.07
    다운로드 장바구니
  • 자료 표지
    임베디드 시스템 자판기 결과보고서
    990019002900390049002번째 VHDL 자판기 코드제품 버튼 코드LED 점등 조건 코드제품 선택 조건 코드제품 선택 조건 코드2( 선택 후 상태 변화 )뒷부분 생략거스름돈 버튼 코드상태 ... (돈) 코드(s0~s9)(a0~a4)중간 생략4. VHDL 자판기 세 번째 방법 목표 및 설계(최종완성)세 번째 방법을 생각해 된 이유는 첫 번째와 두 번째 방법에서 돈의 액수를 상태 ... Embeded SystemVending MachineResult reportContents1. 기존 자판기 분석 및 종류2. VHDL 자판기 첫 번째 방법 목표 및 설계(자판기
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 3,000원 | 등록일 2016.04.13
    다운로드 장바구니
  • 판매자 표지 자료 표지
    최신 ASML 합격 자소서 모음 - 5개 묶음(영문+국문)
    play a leading role in terms of Illumination and communication on the basis that light is binary code. 유럽 ... Performance Team)SKILLS•C languages, Microprocessor•VHDL, Electronic Circuit Analysis & Design ... - 운전면허(2010)기 술- 마이크로소프트 엑셀 & 파워포인트, C,C++ 언어, 마이크로프로세서, VHDL(베릴로), 고급전자회로 분석 및 설계, Matlab,수 상- 장학금 2번
    Non-Ai HUMAN
    | 자기소개서 | 35페이지 | 3,500원 | 등록일 2017.09.16 | 수정일 2020.12.18
    다운로드 장바구니
  • 자료 표지
    결과보고서 #1 - 기본 게이트 설계
    VHDL의 기본개념과 프로그래머블 로직의 형태를 이해하고 이를 통해 기본 게이트를 설계할 수 있다.2. 실험 결과실험 1. AND, OR, XOR을 동작적 모델링과 자료 흐름 ... 모델링으로 작성하시오.(1) AND GATE1) 진리표입 력출 력XYF*************) 소스 코드동작적 모델링자료 흐름 모델링3) 테스트 벤치 코드4) Wave Form ... 2ns의 지연시간이 확실하게 보여졌다.(2) OR GATE1) 진리표입 력출 력XYF0000111011112) 소스 코드동작적 모델링자료 흐름 모델링3) 테스트 벤치 코드4
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28
    다운로드 장바구니
  • 자료 표지
    논리회로실험 - 제 9장 KIT의 출력방식 중 하나인 LCD display 결과보고서
    할 것인가1) VHDL 코드를 구성하는 기본 설정(1)설계 사항-LCD 모듈을 이용하여 학번, 이름을 다음과 같이 출력한다(313881)(313305)LCK!LTI?-조원의 학번 ... 와의 연결을 하는 부분을 잊지 말아야한다.소스를 코드로 올리기 위해 다음과 같은 작업을 해야한다. 일단 webpack을 실행시키고 VHDL module을 생성한다. 구성한 코드 ... library declaration if instantiating---- any Xilinx primitives in this code.--library UNISIM;--use
    Non-Ai HUMAN
    | 리포트 | 22페이지 | 1,000원 | 등록일 2014.08.15
    다운로드 장바구니
  • 자료 표지
    VHDL을 이용한 디지털 시계 설계
    실습 까지 도와주신 조교님들 수고하셨습니다. 가산점 ( LCD ) code 전체 코드보다는 segment와 다른 부분과 그에 대한 설명을 씀 entity에서는 LCD에 필요한 LCD ... 에 사용된 DIGIT은 이번 실습시간에 우리가 작성할 code와는 반대로 되어있다. 우리는 DIGIT(6 downto 1)으로 작성하였으며, pin배정을 DIGIT 6이 맨 오른쪽 ... . 6) Provide the simulation result and the code Code result < LCD > < segment > Conclusion
    Non-Ai HUMAN
    | 리포트 | 20페이지 | 3,000원 | 등록일 2014.11.04 | 수정일 2022.11.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Pre
    LCDRead from LCD to FPGA명령어VFD는 명령을 받아서 실행하기까지 Delay가 필요하므로, 다음 명령을 보내기 전에 충분히 대기하거나 이전에 전송한 제어 코드 ... FPGA Chip)Pre-Lab실험 방법[실험 1] Text LCD에 문자 표시Add Source레포트의 분량 축소 목적으로 소스코드의 이미지를 줄인다.Source Code크게 4개 ... ] Text LCD에 학번, 이름 출력[응용] Text LCD에 문자 표시의 Source Code에서 4번째 always문의 state LINE1과 LINE2의 코드만 다르게 설정해주
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    HDL및실습_State Machine상태머신 이해하기_횡단보도제어기_BCD_GRAY_10진_16진 카운터 설계하기
    : 안전을 위한 방어코드 others를 넣어주었다.59줄 : 이 회로의 출력값을 정의한 조합논리회로이다.최초에는 IDLE 상태를 유지하다 sw_a 나 sw_b 입력에 맞추 ... -> 황색등 5초case 문을 사용한 횡단보도 제어기의 VHDL 소스총 4가지의 state를 정의하였다. M_G, M_S, C_G, C_Sclk의 rising_edge에 맞추어 c
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 3,000원 | 등록일 2020.07.05
    다운로드 장바구니
  • 자료 표지
    VHDL을 이용한 MU0 구현 (논문양식)
    가지 레지스터로 구성되어 있으며 증가기능 더하기 빼기등의 간단한 기능이 있다.우리는 이 MU0의 동작 방법을 이해하고 VHDL 코드로 작성하여 시뮬레이션을 통하여 작동을 확인 하 ... 이 들어가고 출력으로는 State와 PC, IR, ACC Register의 연산결과 값들이 나오게 된다.조금더 자세한 내부를 보면 위의 그림과 같다. VHDL코드로 구현하기 위하 ... 2010년 11월 VHDL MU0 설계최종보고서MU0최 전자공학과( )요 약MU0 의 기본적인 동작 원리를 이해하고 VHDL로 코딩하여 시뮬레이션하여 결과를 확인
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 3,500원 | 등록일 2010.12.27
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제04주 Lab03 Post
    = 0, Input B = 0, C_in = 0Timing Simulation의 결과는 위의 사진과 같으며, 같은 test bench source code를 사용 ... 과 Output을 선언할 경우, 여러 bit를 함께 사용할 수 있으므로 더 간결하고 연산 처리 속도도 빠른, Debugging이 간편한 Source code를 작성할 수 있다. 벡터를 이용 ... 실습 Lab#03 Verilog HDL, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX연구소.
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    VHDL을 이용한 가산기설계 2
    다른 점은 이번 실습에서 FA와 연계할 Lookahead Carry Generator에 input으로 사용될 FA에서의 output G와 P가 존재한다. output G, P, Sum은 각각 code에서 설정해준 것처럼 연산한다. G ... VHDL을 이용한 가산기설계 2 B반 5조 2009312075 차승현 2013. 04. 10 Introduction 5주차 실습이었던 가산기 설계 실습은 저번 주 실험과 주제 ... 를 통해 나온 output 값들을 통해 Cin을 전달 또는 생성하는 역할을 담당하고 있다. Lookahead Carry Generator에서는 코드에서 볼 수 있듯이, 회로에 사용
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 2,000원 | 등록일 2014.06.10 | 수정일 2022.11.07
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 기본게이트설계 예비보고서
    모델링 방식으로 작성해 본다. 이후 테스트 벤치 코드를 작성하여 시뮬레이션을 해보아 AND, OR 게이트의 작동에 대하여 알아본다. 이를 통하여 Xilinx 프로그램 기본적인 ... 인지에 대한 기능을 기술하는 VHDL의 표현 방법이다. 동작적 모델링의 특징으로는 문서화 편의성이 우수하며, 입력상태에 대한 출력 결과만을 고려한 기술 방법이다. 또한 시스템 ... (Dataflow Modeling)동작적 모델링 보다 한단계 낮은 레벨의 VHDL의 표현 방법으로 데이터 흐름을 나타내듯이 시스템의 기능을 나타낸다. Boolean funtion
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 반가산기전가산기설계 결과보고서
    가산기 회로를 동작적 모델링, 자료 흐름 모델링, 그리고 구조적 모델링 방식으로 코드를 작성해 본다. 또한 Schematic design을 이용하여 전가산기의 논리회로를 구성 ... 해 본다. 최종적으로 테스트 벤치 코드를 작성하여 시뮬레이션을 통해 전가산기 코드가 정상적으로 작동하는지 확인해 본다.실험 결과 전가산기 회로를 동작적 모델링, 자료 흐름 모델링 ... , 그리고 구조적 모델링 방식으로 코딩하여 시뮬레이션 해본다. 또한 전가산기를 Schematic Design으로 그려본다.소스 코드 **모든 코드에서 delay는 없다고 가정
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2018.01.10
    다운로드 장바구니
  • 자료 표지
    VHDL Decoder and Encoder(prelab 입니다) xilinx vhdl
    하면 출력을 나타낼 수 있게 되는 것이다.- Make VHDL codeslibrary IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 2,000원 | 등록일 2008.09.28
    다운로드 장바구니
  • 전문가 요청 쿠폰 이벤트
  • 2025 마이해캠리포트
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 12월 21일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
10:56 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기