"VHDL code"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl 7segment 회로 개수 fpga 프로젝트 vhdl 사각형 vhdl 스탑워치 vhdl calculator

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL code" 검색결과 41-60 / 520건

[VHDL]64point FFT/IFFT VHDL 구현 소스코드

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY delay ISGENERIC(N_DLY: INTEGER := 32;N_BIT: INTEGER := 10);PORT(rstn: IN ..

Non-Ai HUMAN
| 리포트 | 33페이지 | 2,000원 | 등록일 2005.12.18

다운로드 장바구니
16x2 문자형 LCD 를 FPGA상에서 4-비트 모드로 구동하기 위한 VHDL 코드

entity lcd16x2 isport(Clk : in std_logic; -- system clock(5MHz) Rst : in std_logic; -- asynchronous reset, active high Tick : in std_log..

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2012.02.20

다운로드 장바구니
<VHDL>Pre lab - BCD to Excess3 code converter !! (A+리포트 보장)

하고, Xilinx ISE 9.2i를 이용하여 BCD코드를 Excess-3코드로 변환시키는 변환기를 VHDL 로 coding 하는 것이다. Assignment 1에서는 일반적인 순서에 의해서 ... /dAssignment 실험에 앞서서 우선 VHDL 코드분석부터 해보자. 이번 실습에서 Behavioral 코드가 주어지긴 했지만, 이보다 전에 Dataflow code를 전제 ... > VHDL의 설계단위 정리3. 실험 이론지식 BCD code / Excess-3 code 의 정의4. 실험 이론 지식 Mealy machine for the serial code c

Non-Ai HUMAN
| 리포트 | 28페이지 | 3,000원 | 등록일 2009.06.29

다운로드 장바구니
VHDL 쿼터스 존슨카운터 설계 코드소스 파형

1. 4비트 존슨카운터1) 비동기 리셋VHDL 설계출력파형2) 동기리셋D플립플롭VHDL 설계출력파형2. MOD 4 bit counterj k 플립플롭VHDL 설계출력 파형

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2007.05.14

다운로드 장바구니
VHDL코드를 이용한 MUX and DEMUX 구현(multiplexer and demiltiplexer)

functional behaviorswrite VHDL codes for 74LS138refer to in the textbookmake a input/output pin ... 실험 목적이번 실험은 MUX와 DEMUX에 대해 상세하게 알아보고, Xilinx프로그램을 활용하여 VHDL코드로 2x1 MUX와 74LS138 1x8 DEMUX구현하는 것이 ... behaviorswrite VHDL codesrefer to in the textbookmake a input/output pin assignmentuse onboard 4 s

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,000원 | 등록일 2008.09.23

다운로드 장바구니
vhdl를 이용한 BCD-TO-EXCESS3 코드변환기(조합회로)

1. specificationBCD-TO-EXCESS3 코드변환기는 2진수로 표현된 10진수에 3을 더하는 것이다. 예를 들면 10진수 0 즉 BCD 0000에 대한 EXCESS ... 3 코드는 10진수 표현시 0+3=3이고 BCD 표현시 0000+0011=0011을 나타낸다.각 BCD 숫자(INPUT)는 네 개의 bit로 구성되고 가장 최상위 bit를 A로 하 ... 여 제일 최하위 bit D까지 A, B, C, D로 표시한다.EXCESS-3 코드(OUTPUT)는 가장 최상위 bit를 W로하고 가장 최하위 bit를 Z까지 W, X, Y, Z

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2010.06.11

다운로드 장바구니
vhdl를 이용한 bcd to excess-3 코드 변환기 설계(순차회로)

’을 입력하는 신호를 사용하고 출력으로 4비트의 excess3_code를 표현하고 이것을 다시 7-segment 신호로 표현한다.button_0button_1c ... tablePresent StateInput(X)Next StateOutput(Z)ABCbutton_0button_1ABCexcess3code*************11000010011011011011101100011110101011110110010001111010001000100011001100111010101010011101100100101101101101100110100000111100001 ... 1. Specification2진수로 표현된 10진수인 BCD에 3을 더하는 Bcd_to_Excess3 코드변환기의 설계를 실시한다. 입력을 동시에 인가하지 않고 한 클록 주기

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2010.06.11

다운로드 장바구니
[멀티미디어] H.264/AVC용 Intra coding 모듈의 VHDL 구현

H.264/AVC용 Intra coding 모듈의 VHDL 구현최덕영*VHDL Implementation of Intra coding for H.264/AVC디지털 비디오 압축 ... 하였으며, 이를 토대로 하드웨어 설계언어인 VHDL언어를 이용하여 설계하였다. 그리고 FPGA칩인 XCV1000E에 다운로드하여 칩 레벨의 시뮬레이션을 수행함으로써 설계된 변환 및 양자

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2005.06.09

다운로드 장바구니
VHDL-Post lab - Error detection and correction (에러 검색 및 수정 코드)

--------------------------------------1. 실험 목적2. 실험 이론 지식3. Hamming code decoder 의 VHDL 코드 작성 ... . Hamming code decoder 의 VHDL 코드 작성Do a waveform simulationdownload the data into the kitmake an ... -----------5. Hamming code decoder 의 VHDL 코드 작성Do a waveform simulationdownload the data into the

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2009.06.29

다운로드 장바구니
VHDL-Pre lab - Error detection and correction (에러 검색 및 수정 코드)

--------------------------------------1. 실험 목적2. 실험 이론 지식3. Hamming code decoder 의 VHDL 코드 작성 ... 이 부호는 모든 자료 비트가 패리티 비트 앞에 나온다. 즉 첫 네 비트가 자료이고 나머지 세 비트가 패리티이다.3. Hamming code decoder 의 VHDL 코드 작성 ... bit의 syndrome계산, 그 다음 Syndrome 을 보고 어떤 bit 를 flip 할지 결정한다. )-make VHDL codes-make a input/output

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니
[VHDL] floating point adder 부동소수점 가산기 전체 소스코드 (IEEE754)

Floating_Point_Adderinput, output, component 정의각 단계(stage1~stage7)를 순차적으로 실행stage_1 : Compare_Exponent두 수의 지수를 비교 후 부호 비트, 지수 부분, 분수 부분을 결정하는 함수두 입력 값..

Non-Ai HUMAN
| 리포트 | 2,000원 | 등록일 2008.04.25

다운로드 장바구니
VHDL 코드를 이용한 M bit 가산기와 비교기(spartan 보드 구현결과)

비트 comparators를 사용하여, 4비트 comparator를 만드는 과정을 코딩한다. 그리고, Behavioral VHDL 모델과, Data Flow모델을 각각 사용해서 원

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2008.09.23

다운로드 장바구니
VHDL코드를 이용한 spartan-3 보드 구현(spartan 보드 사용법)

시뮬레이션과 에뮬레이션을 통하여 실습의 전체적인 흐름을 파악하도록 한다. 즉, VHDL코드를 편집하고, 저장, 가져오기 등 HDL editor에 관한 것과 설계된 코드의 기능적인 관점 ... 에 대한 능력을 기르는 것에 초점을 맞추고, Xilinx ISE 9.2i프로그램을 사용하여 VHDL을 이용한 디지털 회로 설계를 관리하는 project의 생성과 관리 그리고

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2008.06.01

다운로드 장바구니
VHDL코드를 이용한 spartan-3 보드구현(spartan 보드 사용법)

의 전체적인 흐름을 파악하도록 한다. 즉, VHDL코드를 편집하고, 저장, 가져오기 등 HDL editor에 관한 것과 설계된 코드의 기능적인 관점을 시뮬레이션 하기위한 ... 을 맞추고, Xilinx ISE 9.2i프로그램을 사용하여 VHDL을 이용한 디지털 회로 설계를 관리하는 project의 생성과 관리 그리고 시뮬레이션과 에뮬레이션을 통하여 실습 ... 도구personal computer, Xilinx ISE 9.2i program, Spartan-3 Board, JTAG cables이론 및 프리랩VHDL 소개1. (V)HDL이란

Non-Ai HUMAN
| 리포트 | 29페이지 | 3,000원 | 등록일 2008.06.01

다운로드 장바구니
bcd to excess-3 코드의 spartan-3 보드 구현결과(VHDL)

파일내용 상세보기 전자전기컴퓨터설계실험ⅢBCD to Excess-3 code Converter목 차실험 목적 실험 도구 Post Lab (실험 결과 및 분석, 논평)실험 목적이번 ... 실험은 Xilinx 프로그램을 활용하여 BCD코드를 Excess-3 코드로 변환시키는 변환기를 구현하는 것인데, Behavioral VHDL 모델과, Data Flow모델을 각각 ... detail.Functional simulationPrelab에서 구현한 결과와 실제 실험에서 구현한 결과가 일치한다.그림에서 bcd 코드에 3을 더한 값

Non-Ai HUMAN
| 리포트 | 19페이지 | 3,000원 | 등록일 2008.06.01

다운로드 장바구니
논리 회로 VHDL 프로젝트 (가산기, 반가산기, 전가산기 소스코드, 사진, 파형, 캡쳐 모두 게재)

VHDL 프로젝트 보고서가산기(adder)디지털 컴퓨터들은 다양한 정보처리 작업을 수행한다. 그 때 여러 가지 산술연산을 만나게 되는데, 그 중 가장 기본적인 산술연산은 두 비트 ... C는 2개 또는 3개의 입력들이 1일 때 1이 된다.-----------------반가산기 소스 코드------------------------- Designer : JB-

Non-Ai HUMAN
| 리포트 | 9페이지 | 5,000원 | 등록일 2008.11.18

다운로드 장바구니
디지털시스템설계실습 전감산기 결과보고서

의 논리식에서 기본 게이트를 이용해 전감산기의 블록도를 그려라.1. 전감산기를 Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.① 논리조합회로를 이용② if~then ... ~elsif~end if형식2. Verilog 또는 VHDL로 설계한 전감산기를 컴파일 및 시뮬레이션하고, 시뮬레이션 결과를 진리표와 비교한 후 다음에 나타내라.연습문제2. 전감산기 ... 화 한 Di = x’y’z+x’yz’+xy’z’+xyz, B = x’z+x’y+yz 로 VHDL을 이용하여 설계하였다. 또한 xor을 이용하여 Di =x OPLUS y OPLUS

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
BCD 가산기 설계 결과보고서

“1101”“0010”0B2. n비트 가산기/감산기의 예에서 입출력 비트 수가 많아질수록 Schematic으로 설계 할 때와 Verilog 또는 VHDL로 설계할 때의 장단점을 설명 ... 하라.Schematic ; 비트 수를 고정해서 설계해야 한다. 감산기로 동작할 경우 빼는 수의 2의 보수를 취해서 더해야 한다.Verilog, VHDL ; 가산회로는 부호를 고려 ... 하였다. BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다 일상생활과 디지털 연산은 기반으로 하는 수가 다르기 때문에 이 실습에서는 BCD로 입력되는 두 수를 더한 2

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2021.04.16 | 수정일 2024.01.29

다운로드 장바구니
VHDL 신호등 구현

VHDL 신호등 구현목차개요 및 설계코드 구현결과 사진힘들었던 점개요 및 설계-목표 : FSM을 사용하여 신호등을 구현해야 한다.-조건신호등 1,3 과 2,4는 4초마다 녹색 ... )에 따른 동작이 구현되어야 한다.그러므로 무어 머신(Moore Machine)을 이용해 출력이 현재 상태에만 의존함을 이용한다.간단 설계 시각화코드 구현entity에서 port ... if의 위치를 잘못설정해서 동작이 원하는 대로 되지 않았다.다음날 코드를 따라가며 문제를 찾을 수 있어서 다행이다.

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2021.11.10

다운로드 장바구니
A+학점인증 디지털시스템설계 과제1 보고서 Structural and Behavioral Designs(코드, 설명 포함)

bench를 이용하여 시뮬레이션을 하여 결과를 확인할 수 있다.Structural code Simulation result =>Test bench 코드를 이용하여 설계 ... 1. 목표 - 아래에 주어진 논리 회로에 대해 VHDL프로그램을 이용하여 Structural program형식과 Behavioral program형식을 설계하고 test

Non-Ai HUMAN
| 리포트 | 7페이지 | 3,000원 | 등록일 2021.04.07

다운로드 장바구니

이전10개 1 234 5 6 7 8 9 10 다음10개

파워링크

신청하기