"VHDL code"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl 7segment 회로 개수 fpga 프로젝트 vhdl 사각형 vhdl 스탑워치 vhdl calculator

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL code" 검색결과 81-100 / 520건

논리회로설계실험 라인트레이서 레포트

논리회로설계 실험 설계프로젝트 보고서주제 : 라인트레이서 설계1. 설계 배경 및 목표1) 설계 배경지금까지 여러 VHDL표현 방식에 대해서 배우고 그에 따른 여러 조합회로와 순차 ... 회로를 설계하였다. 순차회로에서 설계한 분주기 설정, finite state machine 설계 등이 linetracer를 설계하는데 많이 사용될 수 있었다. 또한 VHDL로 작성 ... 된 코드를 RoV-Lab3000을 사용하여 직접 하드웨어로 구현해 보며 사용법과 주의 사항에 대하여 완벽히 숙지하였다. 그러나 이번 실험에서는 RoV-Lab3000이 잘 동작하지

Non-Ai HUMAN
| 리포트 | 15페이지 | 7,000원 | 등록일 2021.10.09

다운로드 장바구니
논리회로설계실험_비교기,MUX,ALU 결과레포트

=00101 xor 01100=0100170~80ns (s=111, NOT) : ｙ＝a -> y=not 00101=11010시뮬레이션 결과 연산이 잘 되었으므로 소스 코드가 제대로 작성 ... 와 프로시저 등 하나의 동작원리를 구현하기 위해서 많은 방법들을 익히게 되었다. 다른 것들은 익숙하나 함수나 프로시저를 vhdl에서 구현해보는 것은 처음이었다. 이 때 가장 눈여겨 본

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,500원 | 등록일 2021.10.09

다운로드 장바구니
논리회로실험 비교기와 MUX, ALU 결과보고서

논리회로설계 실험 결과보고서 #5실험 5. 비교기와 MUX, ALU1. 실험 목표VHDL의 Subprogram으로서 함수와 프로시저를 사용하여 예비보고서에서 배운 4비트 ALU ... 01Y = A-B프로시저10Y = B-A프로시저11Y = “_____”2) 소스코드Function과 procedure를 사용한 ALU? signed 라이브러리를 추가하여 2의 보수 ... 가 입력되도록 하였고, 다음으로 음수와 음수가 입력되도록 마지막에는 양수와 음수가 되게 하였다. 또한 S의 값의 전체 주기인 400ns의 주기로 입력하였다. 이 숫자들이 소스코드

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
[논리회로설계실험]VHDL을 활용한 LCD설계

-display-interfacing-with-altera-fpga-vhdl/" http://www.digital-circuitry.com/Wordpress/hd44780-lcd ... -display-interfacing-with-altera-fpga-vhdl/ -VHDL로 LCD를 구동하기 Hyperlink "http://linkjapan.co.kr/shop/item ... , Larry L Kinney 7th3. Source & Results1)VHDL Source2)TestBench Source3)Result wave시뮬레이션을 동작시킨후, 콘솔창

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
논리회로실험 반가산기 전가산기

자일링스 프로그램을 사용하여 VHDL언어로 동작적, 자료흐름, 구조적 모델링, Schematic Design을 사용하여 방식을 이용하여 각 게이트를 설계하고 파형을 살펴본다.2 ... ) 소스 코드동작적 모델링자료 흐름 모델링구조적 모델링구조적 모델링 內 AND, XOR게이트AND 게이트XOR 게이트구조적 모델링에서의 AND게이트와 XOR게이트는 간편하게 자료흐름 ... 로 Schematic을 하였다.4) 테스트 벤치 코드우측에 있는 테스트벤치는 Schematic의 작동 소스이고 좌측에 있는 코드는 각 모델링 방법에 사용된 테스트 벤치이다. 이 두 개의 테스트 벤치

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
ALU 8bit 설계 베릴로그

했던 8bit adder/subtractor 실험에 사용했던 코드를 다시 사용하도록함.(그림 ㄱ,ㄴ참고) mode값에 상관없이 일단 모든 연산을 모두 수행하고 mode값에 따라 알맞 ... 은 값만 result값에 대입하는 기법으로 설계.그림 ㄱ.그림 ㄴ.8bit ALU 블록 다이어그램 및 mode값 수행 list테스트밴치 소스코드//------------------ ... 값을 출력하도록 함. A와 B값을 같게 주고 equ==1이 출력되는 것 까지 확인. 양수, 음수 모두 같이 검증하도록 함.ALU 소스코드//----------------------

Non-Ai HUMAN
| 리포트 | 36페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
4 to 2bit binary encoder 설계 베릴로그

디지털시스템설계 #2 Report2018. 5. 8 제출인코더는 말 그대로 코드를 만드는 회로로, 어떤 정보를 포함하고 있는 여려 개의 입력신호중 단 하나의 활성화된 입력을 표현 ... 한 값도 고려하지 않고 모든 출력값 모두 0으로 내보냄.case,if,for문을 사용한 코드를 검증할 때 공통적으로 사용한테스트밴치 소스코드.//-------------------- ... ;#10 D=4'b1111; EI=0;endendmodule테스트밴치 소스코드 설명 :0111일땐 그대로 대입해서 검증하고, 나머지 x부분은 0과 1 모두 넣어서 모든 경우의 수

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
베릴로그 1-digit BCD counter 설계

의 블록도를 가진 1-digit BCD Counter 코드를 아래와 같이 설계함.1-digit BCD Counter 소스코드inc연산일 땐 Q가 9일땐 Q를 0으로 설정하고 아니 ... : bcd.v// Generated : Thu May 31 13:28:46 2018// From : interface description file// By : Itf2Vhdl

Non-Ai HUMAN
| 리포트 | 21페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
전전설2 3주차 실험 결과레포트

해서호한다.결과적으로 두 언어의 합성 가능한 하위 집합을 보면 기능면에서 매우 유사하지만 Verilog로 작성된 코드는 VHDL로 작성된 동일한 코드보다 성능이 훨씬 뛰어나다.보조 ... 는 VHDL로 미국방성 주도로 개발하였고 엄격한 문법이 특징이고 나머지 하나는 Verilog HDL로 반도체 업계주도로 개발하였고 유연한 문법이 특징이다. 이 중 이번 실험에 사용

Non-Ai HUMAN
| 리포트 | 23페이지 | 1,000원 | 등록일 2021.11.30

다운로드 장바구니
FSM 머신설계 베릴로그

기 위해.아래와 같이 asim +access +r명령어로 read할 수 있게하고 검정색 네모박스를 다시 시뮬레이션 파형으로 갔다둠.소스코드 및 설명//----------------- ... 2Vhdl ver. 1.22////----------------------------------------------------------------------------

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
디멀티플렉서 설계 결과보고서

디지털시스템 설계 실습 5주차 결과보고서학과전자공학과학년3학번성명※디멀티플렉서 설계다음 블록도, 진리표와 같이 동작하는 디멀티플렉서를 설계하라. 이때, when~else 또는 case~when 형식을 사용해 두가지 방법으로 설계한다.[디멀티플렉서의 블록도]S0S1출력0..

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
순차논리회로설계 결과레포트

, VHDL로 설계하는 과정을 공부한다.· 설계된 순차논리 회로를 시뮬레이션으로 설계를 검증하고 실습키트에 동작을 확인한다.[이론내용]▣ 순차논리회로와 상태도▷ 상태도 (FSM ... 의표]· 순차논리 회로를 설계하기 위해 FSM도(상태도)를 작성하고, Verilog, VHDL로 설계하는 과정을 공부한다.· 설계된 순차논리 회로를 시뮬레이션으로 설계를 검증 ... - Verilog, VHDL의 인퍼런스(Inference; 추론, 추정)에 의해 동작을 표현한다.▷ 레지스터 동작 확인 순서- 레지스터는 동기식과 비동기식으로 동작하기 때문에 약간 복잡하다.

Non-Ai HUMAN
| 리포트 | 10페이지 | 3,000원 | 등록일 2021.06.10 | 수정일 2022.04.18

다운로드 장바구니
가감산기 8bit addsub8 설계 베릴로그

함으로써 overflow여부를 알 수 있게함.테스트밴치 소스코드//---------------------------------------------------------------- ... 소스코드 설명정상적인 출력결과(-128~+127)내는 연산 양수±음수, 양수±양수, 음수±양수, 음수±음수를 차례대로 먼저 검증하고, 그 이후 양수로 벗어난 범위와 음수로 벗어난 ... 취했으며 음수값이라는 것을 알 수 있음.모듈로 불러낸 전가산기 소스코드//----------------------------------------------------------

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
2023상반기 DN솔루션즈 최종합격 자소서(+면접후기)

하고 싶습니다.지원 직무와 관련하여 본인이 지금까지 준비한 사항과 보유하고 있는 경험을 기술하세요.1) 디지털 시스템 설계 A+VHDL을 이용해 디지털시계 entity와 내부 아키텍처 ... 터넷 강의와 서적을 통해 학습하고, 50개 이상의 예시 코드를 작성하며 알고리즘을 익혔습니다.마지막으로, 끈기를 가지고 문제를 해결했습니다. 1차적으로 제작한 앱이 아두이노 ... 에서 전송한 값을 수신하지 못하는 문제가 발생했습니다. 몇 번의 시도에도 문제가 해결되지 않아 이틀 동안 아두이노 설계 담당 팀원과 함께 작성한 코드와 회로의 동작을 모두 점검했고, 전역

자기소개서 | 4페이지 | 5,000원 | 등록일 2023.07.12 | 수정일 2023.08.26

다운로드 장바구니
[논리회로설계실험]VHDL을 활용한 Calculator 설계

기능을 그대로 이용하고, 각 버튼마다 실행동작을 지정하여 계산기의 기능을 구현한다. LCD에 값을 표시할 때는, 각자리에 아스키 코드 값을 이용하여, 설정해준다. 각 자리별로 계산값 ... 을 지정해야 하기 때문에, 조건문을 이용하여, 범위마다 나올 계산값을 설정한다.2. 배경이론(Background)1)LCD이전 실습에서와 같이 FPGA의 LCD를 이용한다. 코드 ... 으로 코드를 구성한다. 여기서는 각 모듈별 process의 역할에 대해서 간단히 설명하였다.3-1)data_gen의 process1. process(FPGA_RSTB, CLK)-LCD

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
논리회로설계실험_디코더/엔코더 레포트

를 VHDL에서 동작적 모델링과 자료흐름 모델링으로 설계한 후 시뮬레이션을 통해 확인한다.2. 실험 결과- 실험 1.2x4 디코더를 설계하시오.1) 진리표InputOutputA ... } =A _{1} prime `A _{0}Y _{2} =A _{1} `A _{0} `` prime Y _{3} =A _{1} A _{0}2) 소스 코드동작적 모델링 (if 문 사용 ... }000100001001010010100011Y _{1} =D _{2} +D _{3}Y _{0} =D _{1} +D _{3}2) 소스 코드동작적 모델링 (if 문 사용)동작적 모델링 (case 문

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,500원 | 등록일 2021.10.09

다운로드 장바구니
23년 상반기 한화파워시스템-전기제어 합격자소서

: 앱 제작 툴을 처음 사용하다보니 스스로 사용법을 익혀야 했습니다. 하루 4시간 이상의 인터넷 강의와 서적을 통해 학습하고, 50개 이상의 예시 코드를 작성하며 알고리즘을 익혔 ... 습니다.협력을 통한 문제 해결: 초기 앱 제작 시, 아두이노에서 전송한 값을 수신하지 못하는 문제가 발생했습니다. 아두이노 설계 담당 팀원과 서로의 코드를 분석하여 전역변수 설정 오류 ... 하여 본인만의 차별화된 경쟁력을 갖추기 위해 평소 노력한 점은 무엇인가요? 구체적인 사례와 경험을 들어 기술하여 주십시오.1) 디지털 시스템 설계 A+VHDL을 이용해 디지털시계

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.07.12

다운로드 장바구니
VHDL_4_counter, sequence detector, 4way traffic light counter, Soda vending machine

코드 설명Counter1~2)라이브러리 선언4~8)플립플롭에 입력될 clock과 reset을 설정, 플립플롭의 출력 Y 설정12~14)설계한 JKFF 컴포넌트 선언16)JKFF ... 존슨 카운터는 다음의 순서를 같는다.StateQ0Q1Q2Q30000011000211003111041111501116001170001000002.소스코드 설명1~3)라이브러리 선언4 ... 변화에 따라 어떻게 되는지 표시하는 방법이다. 동작을 간단하게 모델링 한 것으로 vhdl 구현 시에 behavioral 방식으로 그대로 작성이 가능하다.Sequence

Non-Ai HUMAN
| 리포트 | 34페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.04.04

다운로드 장바구니
2023상반기 현대자동차 R&D 합격 자소서

을 통해 학습하고, 50개 이상의 예시 코드를 작성해 알고리즘을 익혔습니다.1차적으로 제작한 앱이 아두이노에서 전송하는 값을 받지 못하는 문제가 발생하였습니다. 아두이노 설계 담당 팀 ... ) 디지털 시스템 설계 A+ : VHDL을 이용해 디지털 시계 entity와 내부 아키텍처 개발을 한 학기 간 수행했습니다. 플리플랍과 같은 내부구조에서 일어나는 타이밍 이슈에 대한

자기소개서 | 3페이지 | 3,000원 | 등록일 2023.07.12

다운로드 장바구니
2023상반기 LG전자 합격 자소서

와 전압 분배에 대한 이해를 높였습니다. 이는 소자에 대한 이해를 바탕으로 가전제품의 소모전력을 고려해 설계하는 업무와 관련된다고 생각합니다.2) 디지털 시스템 설계 A+VHDL을 이용 ... 을 사용했는데, 처음 사용하는 툴이다 보니 스스로 사용법을 익혀야 했습니다. 하루 4시간가량 인터넷 강의와 서적을 통해 학습하고, 50개 이상의 예시 코드를 작성하며 알고리즘을 익혔 ... 아 이틀 동안 아두이노 설계 담당 팀원과 함께 작성한 코드와 회로의 동작을 모두 점검했고, 전역변수 설정과정에서 오류를 찾아 해결할 수 있었습니다.결과적으로, 목표로 했던 기능(화재

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.07.12

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

신청하기