"Verilog 시뮬레이션"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 전전설2 디지털논리설계 HDL 및 실습 시립대 논리회로 verilog 동기 비동기 verilog 자판기 verilog 시계 Flowrian

판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog 시뮬레이션" 검색결과 181-200 / 416건

판매자 표지

한국수력원자력 전기설비 인턴직 합격자소서

을 활용하여 시뮬레이션을 통해 검증하고 LAB-VOLT 장비를 활용하여 직접 3상을 결선하고 파라미터에 따른 측정하는 프로젝트였습니다.1-2.해당 활동에서 본인이 맡았던 역할에 대해 ... 십시오. (200자 이내)[Think Different]논리회로 설계 수강 시에 Verilog언어를 활용하여 Gas Station을 설계하기로 했습니다. 버튼에 따라 가솔린, 휘발유

자기소개서 | 5페이지 | 3,000원 | 등록일 2023.10.06

다운로드 장바구니
가감산기 8bit addsub8 설계 베릴로그

// By : tb_verilog.pl ver. ver 1.2s////--------------------------------------------------------------- ... 된 overflow변수에 저장하면 소스코드 완성.시뮬레이션 결과 파형 분석 :0~10ns : mode 0. 덧셈 연산이며, +59+(-27)=32양수값 이진수로 정상 출력.10

리포트 | 18페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
ALU 8bit 설계 베릴로그

\TestBench\alu_TB_settings.txt// By : tb_verilog.pl ver. ver 1.2s////---------------------------------------- ... -력. A랑B가 같거나 B가 A보다 크면 B를 출력.시뮬레이션 결과 파형 분석 :0~10 ns : 입력변수 shift는 건들지 않음. A는 -87을 2의보수로 10101001 입력

리포트 | 36페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
4 to 2bit binary encoder 설계 베릴로그

_TB_settings.txt// By : tb_verilog.pl ver. ver 1.2s////---------------------------------------------- ... 언제 0이 나왔는지만 보는 것이 이 코드의 핵심.예를 들어 xx01같은 경우 x값에 상관없이 i가 1일때 0이 처음으로 나왔으므로 i값 1을 출력하면서 반복문을 빠져나옴.시뮬레이션

리포트 | 18페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
판매자 표지

SK하이닉스 Solution SW(소프트웨어) 합격 자기소개서

적인 PID 제어, Root Locus, Bode Plot 개념부터 다시 복습하고, 확실한 검증을 위해 많은 시간을 투자하여 시뮬레이션하는 과정을 거쳤습니다. 또한, 팀원과 역할 ... 한 RISC 프로세서를 Verilog HDL로 설계하는 프로젝트를 통해 HDL의 개념을 이해하고 실무에서 디지털 회로를 어떻게 설계하고 검증하는지 알 수 있었습니다. 3또한, 꾸준

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.02.09

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

한 시뮬레이션으로 확인 후 장비를 이용하여 동작을 시험하시오. (입력: button SW, 출력 : LED)(1) Verilog HDL와 simulation비트연산자를 통한 and(2 ... 한 시뮬레이션으로 확인 후 장비를 이용하여 동작을 시험하시오. (입력: BUS SW, 출력: LED1~4)(1) Verilog HDL와 simulation비트연산자를 통한 4bit ... 다.3. 4bit XOR①②③출력인 out의 값이 동일함을 확인할 수 있다.Verilog HDL 코드를 작성하고 시뮬레이션까지 해본 결과 세가지 방법 모두 각각의 실습마다 같

리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
디지털시스템실험 2주차 예비보고서

Scale Integration)설계 및 칩 제작을 이끌어준다. HDL의 주요한 사용은 설계자가 설계회로를 제작하기 전에 회로의 동작여부를 시뮬레이션하는 도구이다.4. Verilog ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목① FPGA 및 Verilog의 이해, Verilog를 통한 FPGA ... 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.기본지식1. FPGA(Field

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
디지털시스템실험 2주차 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서이름 :학번 :실험제목① FPGA 및 Verilog의 이해, Verilog ... 를 통한 FPGA 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.실험결과1. Quartus ... 에서 Verilog HDL File 을 선택하여 파일을 생성하였다.4. 좌측의 Verilog 코드를 생성하였다.5. Processing > Start > Start Analysis

리포트 | 2페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
서울시립대학교 전전설2 3주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#03 Introduction to Verilog HDL담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction ... . Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서는 verilog HDL 언어의 기본 사용법을 익힌다. 또한, 디지털 논리를 설계하는 여러가지 ... 방법론인 bit operators, Gate Primitive, Behavioral modeling을 이용한 설계 방법을 학습한다.마지막으로 설계한 로직을 시뮬레이션하기 위한 테스트

리포트 | 15페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
서울시립대학교 전전설2 3주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

Post-Lab Report- Title: Lab#03 Introduction to Verilog HDL담당 교수담당 조교실 험 일학 번이 름1. Introduction (실험 ... 며, C 프로그래밍 언어의 방식을 따른다. 이러한 특징에 따라 한쪽에서의 장점은 한쪽의 단점이 된다.Verilog는 C를 기반으로 하여 일반적으로 VHDL에 비해 배우기 쉽다. 그 ... 에 반해 VHDL은 배우고, 프로그래밍 하기에 조금 더 어렵다.하지만 Verilog에는 라이브러리 관리 기능이 없다. 이것은 Verilog는 컴파일 과정에서 별도의 파일에 필요

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
디지털시스템실험 3주차 예비보고서

하여 회로를 그린다.3. 그린 회로에 1:1 mapping 되는 verilog 코드를 구현한다.4. 회로가 정상 동작하는지 시뮬레이션 해본다. 이 때 이 모듈이 Top-level ... . Verilog 코딩 후 컴파일 및 시뮬레이션으로 결과 값을 확인해 본다.이번 실험의 회로도 및 진리표inp1inp2D0D1D2D30*************00101100011. 2 ... 로 설정한 후 시뮬레이션이 가능하다.② 3-to-8 Line Decoder 구현1. 3-to-8을 만드는 방법은 ① 번 방법과 마찬가지로 진리표를 이용해서 바로 설계하는 방법과, 2

리포트 | 3페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
서울시립대학교 전전설2 4주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 161. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서 Verilog HDL언어를 사용 ... 으로, 시뮬레이션 시작 시 특정 명령이 수행되도록 하는 구문이다. Initial 구문은 모듈 내에서 정의할 수 있는 구문 수에 제한이 없다.예를 들어 3개의 initial 구문 ... 와 B의 쌍이 8가지 이상 포함되는 테스트벤치로 시뮬레이션 후 장비로 동작 검증하시오.-테스트 벤치 코드나. Materials(Equipments, Devices) of this

리포트 | 16페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2, 3주차, Lab03, Introduction to Verilog HDL, 자세한 설명, 결과레포트

전자전기컴퓨터공학부 설계 및 실험2Post Lab-03Introduction to Verilog HDL실 험 날 짜학 번이 름목차1. 실험 결과 ... 결과(1) Two-input AND 게이트① bit operators② Gate_Primitive③ Behavioral modeling1) Verilog HDL와 s ... 하여 Two-input AND 게이트를 설계하였다. AND게이트는 두 입력 모두 1일때만 1일 출력된다. 시뮬레이션 한 결과 모두 같은 값을 갖는 동일한 그래프의 결과를 확인할 수 있

리포트 | 15페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 예비 레포트 Combinational Logic 1

········································136. 참고 문헌········································131. 실험 목적본 실험에서는 Verilog HDL언어 ... 를 사용하여 Combinational Logic을 설계 및 실험한다.2. 배경 이론always 구문과 initial 구문의 차이점-always: 시뮬레이션 하는 동안 계속 동작한다. ... _adder test bench4bit_full_adder simulation(4) Four-bit Comparator1) A와 B의 쌍이 8가지 이상 포함되는 테스트벤치로 시뮬레이션1

리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
시립대 전전설2 [3주차 예비] 레포트

전자전기컴퓨터설계실험 ⅡPre-report3주차: Logic Design using Verilog HDL1. Introduction (실험에 대한 소개)가. Purpose of ... this Lab이번 실험에서는 Verilog HDL 언어를 사용하여 논리회로를 설계하는 방법을 배운다. 비트 단위 연산자를 이용하는 실험과 Gate Primitive를 사용 ... 하는 방법, Behavioral modeling을 이용한 설계방법을 실험을 통해서 실시한다. 설계한 로직을 시뮬레이션 하기 위해 테스트 밴치까지 작성을 한다.나. Essential

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL

Logic Design using Verilog HDLpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자Logic ... Design using Verilog HDL(3주차)post-lab report1목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. HDL (03)2.2 ... . Verilog (03)Ⅱ. 본론 (03)1. 실험 장비 및 사용법 (03)1.1. Verilog HDL (04)1.1.1. Verilog 어휘 규칙 (04)1.1.2. Module(1

리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

다운로드 장바구니
디시설 - 기본적인 디지털 논리회로 설계

화된 논리식을 HDL로 코딩하라. 이때 다음과 같이 Verilog 또는 VHDL 템플릿에 따라 설계한다.3. 설계한 HDL 코드를 컴파일하고 시뮬레이션한 결과를 Schematic ... 하여 시뮬레이션 후, 시뮬레이션 결과가 작성한 진리표와 일치하는지 확인함으로써 논리회로 설계 과정과 설계 방식의 차이점과 장단점을 비교한다.실습 내용실습 결과Schematic설계1 ... 는 다음에 나타내라.3. 자일링스 ISim의 테스트 벤치에서 입력 신호 A, B, C에 대한 Stimulus를 입력하거나, 알테 라 시뮬레이터의 vwf에서 시뮬레이션 입력 신호 A

리포트 | 10페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
DE0CV 결과보고서

과 Modelsim의 사용법. (자료 참고)4. 실험 과정1. 다음 회로도를 Verilog-HDL 로 코딩하고 Modelsim으로 파형을 확인하시오.5. 실험 결과결과보고사항실험 회로의 Verilog-HDL 코드- Modelsim으로 시뮬레이션한 파형- 실험 회로의 진리표, 논리식

리포트 | 5페이지 | 1,000원 | 등록일 2019.09.23 | 수정일 2019.09.24

다운로드 장바구니
시립대 전전설2 [3주차 결과] 레포트

전자전기컴퓨터설계실험 ⅡPost-report3주차: Logic Design using Verilog HDL1. Introduction (실험에 대한 소개)가. Purpose of ... this Lab이번 실험에서는 Verilog HDL 언어를 사용하여 논리회로를 설계하는 방법을 배운다. 비트 단위 연산자를 이용하는 실험과 Gate Primitive를 사용 ... 여 실제 작동을 하는지 파악을 하고 각각의 진리표에 맞게 작동까지 확인을 한다.나. Essential Backgrounds for this Lab시뮬레이션을 위해 initial 등

리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
시립대 전전설2 [2주차 예비] 레포트

)가. Purpose of this Lab이번 실험에서는 Verilog HDL 언어를 사용하여 논리회로를 설계하는 방법을 배운다. 비트 단위 연산자를 이용하는 실험과 Gate Primitive ... 를 사용하는 방법, Behavioral modeling을 이용한 설계방법을 실험을 통해서 실시한다. 설계한 로직을 시뮬레이션 하기 위해 테스트 밴치까지 작성을 한다.나 ... . Essential Backgrounds for this LabXilinxintegrated software environment 통합 소프트웨어 환경 입니다. verilog HDL이나 VHDL

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니

이전10개 5 6 7 8 91011 12 13 14 다음10개

파워링크

신청하기