"Verilog 시뮬레이션"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 전전설2 디지털논리설계 HDL 및 실습 시립대 논리회로 verilog 동기 비동기 verilog 자판기 verilog 시계 Flowrian

판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog 시뮬레이션" 검색결과 241-260 / 416건

판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차예비

PreliminaryReport주 제: Lab#03 Verilog HDL지도교수 : 신 창 환 교수님실험조교 : 이 영 택실 험 일 : 2015년 10월 6일학 번 ... : 2012440이 름 :Ⅰ. 서론 (Introduction)1. 실험의 목적(Purpose of this Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 전가산기 ... 에서 그 차이가 있다.나. Verilog HDLVerilog는 HDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. Verilog 코딩

리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
Verilog HDL

(underilog HDL 모델링테스트벤치 모듈HDL 모델을 시뮬레이션 하기 위한 Verilog 모듈*DUT에 인가될 시뮬레이션 입력(stimulus)을 생성하는 구문*시뮬레이션 대상 ... 이 되는 모듈(Design Under Test; DUT)의 인스턴스*시뮬레이션 입력에 대한 DUT의 반응(response)을 관찰하는 구문Verilog HDL의 논리값Verilog ... Pre-Lab Report- Title: Lab#03_Verilog HDL -담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개

리포트 | 57페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
A+ 디지털 시스템 실험 기본적인Combinational Circuit <3주차 예비보고서>

Gate를 사용하여 회로를 그린다.3. 그린 회로에 1:1 mapping 되는 verilog 코드를 구현한다.module decoder(in,out);input [0:1] in ... &~in[0];assign out[3] = in[1]&in[0];endmodule4. 회로가 정상 동작하는지 시뮬레이션 해본다. 이 때 이 모듈이 Top-level로 설정한 후 ... 시뮬레이션이 가능하다.② 3-to-8 Line Decoder 구현1. 3-to-8을 만드는 방법은 진리표를 이용해서 바로 설계하는 방법과, 2-to-4 라인디코더 1개와 1-to-2 라인

리포트 | 5페이지 | 1,000원 | 등록일 2017.01.03

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차결과

수 있다.물론 시뮬레이션 또한 동일하게 확인할 수 있다. Verilog 또한 c 언어에서와 마찬가지로 순차적으로 누적되어 코딩이 동작하기 때문에 그림에서처럼 부수적으로 사용될 두 ... PostReport주 제: Lab#03 Verilog HDL지도교수 : 신 창 환 교수님실험조교 : 이 영 택실 험 일 : 2015년 10월 6일학 번 : 2012440이 름 ... :Ⅰ. 서론 (Introduction)1. 실험의 목적(Purpose of this Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 전가산기를 구현하고 이

리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
A+ 디지털 시스템 실험 Sequential Circuit 설계 및 구현 <7주차 결과보고서>

UP/DOWN 카운터 시뮬레이션 결과 (입력 : CLK,CLR,Enable,UP_Down | 출력 : Q,Q_n)[그림 3] 동기식 UP/DOWN 카운터 시뮬레이션 결과 (입력 ... 시뮬레이션 결과 (입력 : CLK,CLR,Enable | 출력 : C,W)자동차 신호 빨간불 | 보행자 신호 초록불자동차 신호 초록불 | 보행자 신호 빨간불[그림 7] 신호등 ... 카운터의 Verilog 코드는 다음과 같다.module SR_Latch(input S,R, output Q,Q_n);nand A (Q,S,Q_n);nand B (Q_n,R,Q

리포트 | 8페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
A+ 디지털 시스템 실험 7-segment <5주차 결과보고서>

Decoder를 이용한 Binary-to-BCD Convertor[그림 2] 4bit Binary-to-BCD Convertor 시뮬레이션 결과 (입력 : A | 출력 : P)2 ... . BCD-to-7 segment 구현[표 2] BCD-to-7 segment 진리표[그림 3] BCD-to-7 segment 시뮬레이션 결과 (입력 : A | 출력 : P,P10 ... 를 나타낸다. 이를 바탕으로 작성한 Verilog 코드는 다음과 같다.module Line_Decoder (input [3:0] A,output [3:0] S);assign S[3

리포트 | 15페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

········································146. 시뮬레이션 결과···························157. 실험결과 ... . 실험 목적Verilog HDL 언어를 이용하여 디지털 회로를 디자인을 하기에 앞서 Schematic 설계를 수행한다. ISE의 여러 logic gate 및 도구들을 사용해 최종

리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습3 [결과레포트]

Ripple Carry Subtractor와 1bit Comparator를 Verilog code로 회로를 설계하고 이를 iMPACT를 이용하여 이론값과 출력값이 일치하는 지 ... 확인한다. 이를 통해 다양한 회로를 Verilog code로 작성하는 방법을 학습한다.1. Introduction (실험에대한소개)가. Purpose of this Lab연산회로 ... 을 한다.4. 시뮬레이션을 통해 올바른 값을 출력하는지 확인한다.5. 프로그래밍을 통해 프로그램을 최종 확인한다.응용과제 : 감산기 설계감산기 : 입력 데이터로 표시되는 수의 차를 출력

리포트 | 31페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
통신회로 및 실습 - 3GATE 설계

은 “비트”로 선언해서 다시 설계한 후, “0,1,x,z”값으로 시뮬레이션 하여 기능을 확인한 다음, 실험하기 에서와 같은 방법으로 기능을 확인해보자.-Verilog Module ... 도록 다시 설계한 후, “0,1,x,z”값으로 시뮬레이션 하여 기능을 확인한 다음, 실험하기 에서와 같은 방법으로 기능을 확인해보자.-Verilog Module-Verilog Test ... , “0,1,x,z” 값으로 시뮬레이션 하여 기능을 확인한 다음, 실험하기 에서와 같은 방법으로 기능을 확인해보자.-Verilog Module-Verilog Test Fixture

리포트 | 9페이지 | 3,000원 | 등록일 2014.07.11

다운로드 장바구니
Sequential Logic DesignⅡFSM and Clocked Counter

Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New Source...항목 선택한다.Verilog Test Fixture 선택하고 파일 이름 ... 을 설정한다. 그 후 기본으로 작성된 Text Fixture 파일을 Simulation 조건에 맞도록 다음과 같이 수정한다.ISE 시뮬레이션 프로그램인 Isim을 이용하여 시뮬레이션

리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
Combinational Logic Design ⅠArithmetic Logic and Comparator

.Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭 ... 하여 New Source...항목 선택한다.Verilog Test Fixture 선택하고 파일 이름을 설정한다. 그 후 기본으로 작성된 Text Fixture 파일을 Simulation ... 조건에 맞도록 다음과 같이 수정한다.ISE 시뮬레이션 프로그램인 Isim을 이용하여 시뮬레이션 진행한다.프로그래밍을 하기 위해 implementation으로 돌아와 Generate

리포트 | 17페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
7주차 예비보고서- 디지털 시스템 설계 및 실험

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목Sequential Circuit 설계 및 구현실험목표1. 동기식 UP/DOWN 카운터를 설계한다.2. 카운터를 이용한 Sequential Circuit을 설계..

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
디지털 시스템 실험, Verilog 코딩, Adder/Subtractor/Multiplier/Divider, Binary to BCD 설계, FPGA보드 결과 포함

하여 Full Adder 모듈을 만들고 TestBench를 작성하였다.3. ModelSim을 이용하여 full adder의 시뮬레이션을 돌려본다.4. Full adder 4개를 이용하여 4 ... bit adder를 만들고 TestBench를 이용하여 시뮬레이션을 돌렸다.5. 4Bit Adder에 보수개념을 이용하여 exclusive or를 조합하여 4Bit Adder ... /Subtractor를 구현하고 FPGA 보드에연결하여 올바르게 작동하는지 확인하였다.6. Binary to BCD코드를 모델심에서 시뮬레이션을 돌려보았다.Pin Planner

리포트 | 5페이지 | 2,500원 | 등록일 2015.12.05 | 수정일 2018.05.23

다운로드 장바구니
Application Design Ⅰ7-segment and Piezo Control

을 선택한 후 Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New Source...항목 선택한다.Verilog Test Fixture 선택 ... 하고 파일 이름을 설정한다. 그 후 기본으로 작성된 Text Fixture 파일을 Simulation 조건에 맞도록 수정한다.ISE 시뮬레이션 프로그램인 Isim을 이용하여 시뮬레이션

리포트 | 16페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
Combinational Logic Design Ⅱ Decoder, Encoder and Mux

.Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New ... Source...항목 선택한다.Verilog Test Fixture 선택하고 파일 이름을 설정한다. 그 후 기본으로 작성된 Text Fixture 파일을 Simulation 조건 ... 에 맞도록 다음과 같이 수정한다.ISE 시뮬레이션 프로그램인 Isim을 이용하여 시뮬레이션 진행한다.프로그래밍을 하기 위해 implementation으로 돌아와 Generate

리포트 | 16페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
포항공과대학교 대학원 입학 자기소개서 (포항공대, 포스텍)

적으로는 일의 결과물이 인간의 삶의 질 향상에 기여하는 것입니다.디지털 회로에 관심이 많아 이를 주로 연구하시는 교수님 밑에서 FFT 프로세서의 성능 비교 및 verilog 설계 ... 를 주제로 졸업 프로젝트를 하였습니다. Matlab을 이용하여 알고리즘에 대해 검증하였고, c를 이용하여 실제 설계할 프로세서에 맞는 fixed point 시뮬레이션을 설계 ... 하였습니다. 이를 토대로 내부 bit 수를 정했습니다. 마지막으로 verilog를 이용하여 Xilinx 프로그램상에 최종 FFT processor를 설계하였고, 프로세서의 성능을 비교

자기소개서 | 2페이지 | 3,600원 | 등록일 2017.07.15 | 수정일 2020.11.03

다운로드 장바구니
[HDL-Verilog] D F/F, 8bit register, 8bit shift register

을 이용한 8-bit register, 8-bit shift register를 각각 Verilog를 통해서 설계하고 설계한 Verilog를 시뮬레이션을 통해 실행시킨 뒤, 각각의 주 ... -bit shift register3. Verilog Code▶D-Flip Flop▶Test Bench▶8-bit register▶Test Bench▶8-bit shift ... 과 8-bit shift register, 8-bit register를 Verilog로 구현하였다.각각의 모듈의 특징은 외부 데이터를 읽어 저장하는 메모리 모듈이다. D Flip

리포트 | 7페이지 | 1,000원 | 등록일 2015.06.05

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)2주차예비

소프트웨어로 게이트어레이나 디지털 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 ... 문자도 그 차이가 있다.) 따라서 symbol을 사용하는 경우 두 symbol의 이름이 일치해야 동작 가능하다는 점을 유의해야 한다.나. Verilog에 값을 입력왼쪽의 그림은 전 ... 가산기의 verilog이다. 다음의 그림에서 빨간 네모 안의 값은 초기값을 의미하는데 그 후 임의로 값을 설정 가능하다. 예를 들어 왼쪽의 그림은 초기값이 a,b,c =0 이고

리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
Application DesignⅡ Text-LCD Control

후에 핀설정을 한다.Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 ... 버튼을 클릭하여 New Source...항목 선택한다.Verilog Test Fixture 선택하고 파일 이름을 설정한다. 그 후 기본으로 작성된 Text Fixture 파일 ... 을 Simulation 조건에 맞도록 수정한다.ISE 시뮬레이션 프로그램인 Isim을 이용하여 시뮬레이션 진행한다.

리포트 | 18페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
Sequential Logic Design Ⅰ Flip-Flop, Register and SIPO

후에 다음과 같이 핀설정을 한다.Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 Verilog HDL Module 이름을 선택한 다음 ... 마우스 오른쪽 버튼을 클릭하여 New Source...항목 선택한다.Verilog Test Fixture 선택하고 파일 이름을 설정한다. 그 후 기본으로 작성된 Text ... Fixture 파일을 Simulation 조건에 맞도록 다음과 같이 수정한다.ISE 시뮬레이션 프로그램인 Isim을 이용하여 시뮬레이션 진행한다.프로그래밍을 하기 위해

리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니

이전10개 8 9 10 11 121314 15 16 17 다음10개

파워링크

신청하기