"Verilog 시뮬레이션"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 전전설2 디지털논리설계 HDL 및 실습 시립대 논리회로 verilog 동기 비동기 verilog 자판기 verilog 시계 Flowrian

판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog 시뮬레이션" 검색결과 81-100 / 416건

시립대 전전설2 Velilog 예비리포트 3주차

Verilog HDL 실습 3주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date ... 문헌1. 실험 목적Verilog HDL문법을 이해해보자AND gate 설계NAND gate 설계Full adder 설계 (두 가지 방법으로)2. 배경 이론1) Verilog HDL ... (Materials of the Experiment)1) 장비노트북Xilinx ISE 프로그램HBE-Combo Ⅱ-DLD2) 부품LED실험 전 과제AND GATE시뮬레이션 결과Truth

리포트 | 9페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
판매자 표지

시프트 레지스터 카운터_예비레포트

) Verilog HDLIEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용 ... 되었다는 것 등의 일반적인 프로그램과의 다른 점도 존재한다. [1]2) Module베릴로그(Verilog) module은 베릴로그 HDL에서 가장 기본적인 기술 단위이다. 다른 프로그래밍 ... 되는 입력 신호.2. 테스트 출력: 회로에서 반환되는 출력 신호.3. 클럭 신호: 회로의 동작을 제어하는 클럭 신호.4. 시뮬레이션 시간: 시뮬레이션에서 실행되는 시간.5. 디버깅

리포트 | 7페이지 | 1,500원 | 등록일 2025.09.17

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+

Pre-reportPeripherals날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 7-segment, Piezo 등 주변 ... modeling 방법 등을 실험하고, 설계한 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) 7-Segment Decoder- 7 ... 시뮬레이션을 수행하시오.a. [실습 1] 4-bit up counter의 출력 값을 single FND에 표시하시오.Source codeTestbenchPIN testbench

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
정실, 정보통신기초설계실습2 9주차 결과보고서 인하대

한다. 그리고 full adder는 half adder두개를 사용한다. 그림3은 full adder를 verilog로 코딩하여 시뮬레이션 한것이다.그림 SEQ 그림 ... full subtractor의 verilog코드이고 그림8는 이를 시뮬레이션한 결과이다.그림 SEQ 그림 \* ARABIC 7 : Test bench 그림 SEQ 그림 \* ARABIC ... 실험 결과 보고서(9주차)실험 제목 : 가산기, 감산기 회로실험실험 목적 : Verilog를 사용해 full 가산기, 감산기를 설계하고 n-bit 가산기, 감산기를 구성해본다

리포트 | 5페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
판매자 표지

전자회로실험 Moore & Mealy Machine 실험 레포트

가 있다. 베릴로그(Verilog)IEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도 ... 되었다는 것 등의 일반적인 프로그램과의 다른 점도 존재한다.- initial문블록 부분을 순차적으로 실행시킨다. 시뮬레이션 때에만 사용한다.사용하는 예는 아래와 같다.- if문(조건

리포트 | 9페이지 | 3,000원 | 등록일 2025.04.19

다운로드 장바구니
정실, 정보통신기초설계실습2 3주차 예비보고서, 결과보고서 인하대

1. 실험 제목 : Verilog HDL 코딩 및 시뮬레이션 방법2. 실험 목적실험 목적 : Verilog 코딩과 시뮬레이션 실습3. 실험 이론 : 가. Logic Gate 1

리포트 | 3페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+

Pre-reportSequential Logic 2날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... Logic을 설계 및 실험하고, Finite State Machine 등을 설계 실습한 뒤, 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1 ... 시뮬레이션으로 확인하시오.Source codeTestbench testbench 시뮬레이션 결과b. [실습 1] 교안의 Moore 머신과 Mealy 머신의 코드를 따라서 실습해보시오.

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
디지털시스템설계실습 논리게이트 결과보고서

Verilog 또는 VHDL 템플릿에 따라 설계한다.2.연습문제1번 다음 그림과 같은 회로에 대해 답하라.(a) 다음 지점의 논리식을 표현하라.W = A’B’C’X = AB’C’Y ... 00010010010011010000001100001000101101000011000001110000(c) (a)에서 세운 논리식을 이용해 회로를 Verilog 또는 VHDL로 표현하라.2번 다음 회로에 대한 논리식을 세우고, 진리표를 작성한 후 ... Verilog 또는 VHDL로 표현하라.X = (A+B)’Y = (C’+B)’Z = ((A+B)’(C’+B)’)’ABCXYZ

리포트 | 6페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 3주차

Verilog HDL 실습 3주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit ... date목록1. 실험 목적2. 배경 이론3. 실험 장비4. 예상결과5. 시뮬레이션 결과와 실험 결과의 비교1) 1bit Full Adder ?Gate Primitive Modeling2 ... Modeling)6. 토의7. 결론8. 참고 문헌1. 실험 목적- Xilinx ISE 프로그램의 Verilog를 이용하여 로직 게이트를 설계하고 프로그래밍 해본다.2. 배경 이론2

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(예비) / 2021년도(대면) / A+

Pre-reportCombinational Logic 2날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용 ... 하여 Combinational Logic을 설계 및 실험(Encoder/Decoder, Mux/Demux 등)하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론 ... ) 교안의 1:4 Demux의 진리표로부터 논리회로를 Karnaugh Map을 이용한 최적화 방법으로 설계하시오.- , , ,(5) 모든 실습에 대하여 Verilog HDL 코딩

리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
FPGA Board를 이용한 FSM회로의 구현 (up-counter) 결과레포트

결과simulation waveformFPGA board 사진3. 고찰이번 실험에서는 기초 Up-Counter를 verilog 언어로 구현하고 시뮬레이션 결과를 확인한 뒤, FPGA ... Verilog HDL과 FPGA를 이용해 카운터를 설계할 때는 count = count + 1; 과 같이 간단한 코드로 논리를 만들 수 있어서 간편했다. 또 배열 형태로 되어있는 레지스터

리포트 | 2페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
서울시립대 전전설2 Lab-03 결과리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ결과리포트Lab-03 Basic Gates in Verilog작성일: 20.10.021. 실험목적Verilog HDL의 기본 사용법을 익히고 비트 단위 연산 ... 자, gate primitive, behavioral modeling 등 논리회로를 설계하는 다양한 방법론을 학습한다. 또한 시뮬레이션을 위한 테스트 벤치 작성방법을 익힌다.2 ... . 배경이론 및 사전조사HDL 기반 설계 방식은 크게 두 가지가 있다. 하나는 미국방성이 주도로 개발한 VHDL이고 다른 하나는 반도체 업계 주도로 개발된 Verilog HDL

리포트 | 19페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
[서울시립대] A+ 전자전기컴퓨터설계2(Bcd converter 코드포함) 5주차예비레포트

자always @(*) 문도 쓸 수 있다.intinal begina문과, always 문을 여러번 써서 시뮬레이션하는걸 응용과제2번에서 써봤다.#주의사항(응용과제3 해결중 느낀점들)1 ... 는 디코더① 3x8 디코더 로직 설계② 3x8 디코더 Test Fixture 파일 생성③ 3x8 디코더 시뮬레이션 결과 확인2) MUX(Multiplexer)- 멀티플렉서 또는 ... Fixture 파일 생성③ 2입력 멀티플렉서 시뮬레이션 결과 확인응용 과제(총3문항)● 2비트 2 : 1 MUX 회로를 설계하시오입력 A : BUS Switch 1,2입력 B

리포트 | 14페이지 | 1,000원 | 등록일 2021.12.30

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(결과) / 2021년도(대면) / A+

Post-reportCombinational Logic 2실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용 ... 하여 Combinational Logic을 설계 및 실험(Encoder/Decoder, Mux/Demux 등)하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 ... this lab(1) [실습 1] 2:4 Decoder를 설계하시오.Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 2:4 Decoder의 동작

리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
전감산기 verilog 설계

를 나타내라.Verilog, VHLD설계1.전감산기를 Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.시뮬레이션 및 실행 ... 한 결과와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if ... ~else(Verilog) 또는 if~then~elsif~end if(VHDL) 형식을 배울 수 있다.실습 내용실습결과논리식1. 전감산기 연산은 다음 식과 같다. 이 식은 Xi에서 Yi

리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
자판기 베릴로그코드 테스트벤치(testbench) 포함 / Vending machine / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

가격이 1000원 및 1500원인 콜라를 판매하는 자판기를 각각 Verilog code로 구현하였습니다.코드파일(.v)과 머신에 대한 설명 및 시뮬레이션 결과에 대한 파일 ... (.docx)이 포함되어 있습니다.1500원 콜라 자판기의 경우 모델심 시뮬레이션에 필요한 testbench 코드 파일도 첨부되어 있습니다.

리포트 | 3페이지 | 2,500원 | 등록일 2020.10.17 | 수정일 2020.10.22

다운로드 장바구니
판매자 표지

논리설계 및 실험 11 레포트 (베릴로그 HDL 2)

Chapter 1. 실험 목적- 지난주 베릴로그 실습에 이어(AND, OR gate 설계) Full Adder을 설계 할 수 있다.Chapter 2. 관련 이론1. Verilog ... , 회로도를 작성하는 것이 아닌 프로그래밍을 하듯이 언어 형태로 전자 회로를 구성 할 수 있다. 회로를 디자인하는 synthesis와 시뮬레이션을 할 수 있는 Test bench

리포트 | 6페이지 | 2,000원 | 등록일 2025.01.20

다운로드 장바구니
판매자 표지

ring,jhonson counter 예비레포트

1. 실험 제목 [Verilog Basic, FPGA]2. 실험 목적-fpga를 통해 ring counter, jhonson counter 시뮬레이션3. 관련 이론(1) FPGA ... 핸드폰처럼 작은 사이즈를 요구하는 제품엔 부적합하다. 그리고 발열 및 사이즈 문제가 심각하다.(2) Verilog-begin ~ endinitial, if, case ... ) testbench(behavioral modeling)-시뮬레이션을 위한 모듈이다.-설계한 DUT를 검증하기 위한 목적으로 사용한다.-DUT를 내포하고 있으며 DUT의 입력 값

리포트 | 7페이지 | 1,000원 | 등록일 2022.08.21

다운로드 장바구니
디지털공학 xilinx 결과레포트 NAND2, NOR2, XOR2

1. 실험 제목 [Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증]2. 실험 결과-NAND-XOR-NOR3. 고찰이번 실험은 HDL을 이용하여 코드를 작성 ... 하고 NEXYS-4-BOARD를 연결하여 의도한 논리 게이트와 실제 결과 값이 일치하는지 확인하는 실험이었다. 일단 집에서 vivado 프로그램을 설치하고 코드를 작성하여 시뮬레이션 ... 을 하는 과정에서 코드를 잘못 입력하여 시뮬레이션 값이 정확하게 나오지 않아서 정확하게 코드를 입력하는 것의 중요성을 깨닳았다. 그 이후 실제 실험에서 board와 컴퓨터를 연결

리포트 | 4페이지 | 1,000원 | 등록일 2021.06.21

다운로드 장바구니
시립대 전전설2 Velilog 예비리포트 8주차

Verilog HDL 실습 8주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date ... 를 설계해보고 이 둘을 동시에 작동하게 하는 설계를 하는 것을 목적으로 한다. 두 가지 과제를 설계해봄으로써 7-Segment와 Piezo의 사용법과 더 자세한 verilog c ... ) 시뮬레이션Dynamic 7 Segment(1) 로직 설계 및 컴파일 및 코드 분석(2) 핀 설정(3) 시뮬레이션PIEZO 3옥타브 ‘도’음 내기(1) 회로 코드, 핀 설정, 테스트 벤치

리포트 | 13페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

신청하기