• 통합검색(40)
  • 리포트(30)
  • 자기소개서(9)
  • 시험자료(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

시립대 전자 시립대 논리회로 전자전기공학부 입학증 verilog piezo buzzer 편입 학업계획서
EasyAI “시립대 논리회로” 관련 자료
외 20건 중 선별하여 새로운 문서 초안을 작성해 드립니다
생성하기

"시립대 논리회로" 검색결과 1-20 / 40건

판매자 표지는 다운로드시 포함되지 않습니다.
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab05(예비) / 2021년도(대면) / A+
    (1) 조합 논리 회로- 논리 곱(AND), 논리 합(OR), 논리 부정(NOT)의 세가지 기본 회로를 조합하여 구성한 논리 회로- 출력이 입력에 의해 결정됨.- 논리 게이트 ... :4 Decoder의 진리표로부터 논리회로를 Karnaugh Map을 이용한 최적화 방법으로 설계하시오.- , , ,(2) 교안의 4:2 Encoder의 진리표로부터 논리회로 ... 를 Karnaugh Map을 이용한 최적화 방법으로 설계하시오.- ,(3) 교안의 2:1 Mux의 진리표로부터 논리회로를 Karnaugh Map을 이용한 최적화 방법으로 설계하시오.-(4
    리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+
    고 디지털 논리회로를 설계하는 여러 가지 방법론을 학습한다. 또한 설계한 로직을 시뮬레이션하기 위한 테스트 벤치의 작성법을 익히고 사용한다.나. 실험 이론(1) HDL의 종류a ... , Behavioral modeling을 이용한 방법(if, for 문 등을 사용)과 같은 여러 가지 방법론을 통해 디지털 논리회로를 설계할 수 있다. 또한 위와 같은 방법을 사용하여 설계 ... 하였을 때 역시 결과는 이론적 진리표의 값과 동일했다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D
    리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+
    논리 회로 및 신호선을 연결하기 때문에 동작 속도가 빠르다는 장점이 있으며 ACTEL, QUICKLOGIC, CROSSPOINT 등이 그 예)으로 크게 구분 지을 수 있 ... 적인 진리표의 값과 일치하는 것을 확인할 수 있다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D ... 를 이용하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서
    리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15
    다운로드 장바구니
  • 자료 표지
    시립대 전자전기컴퓨터 마이크로프로세서 Verilog를 통한 41 mux, ripple carry adder 구현
    값이 출력됨을 알 수 있다.2. Full adder를 이용한 리플캐리애더구현 코드b.- 하프애더의 로직을 사용하지 않고 오직 풀애더의 로직만을 사용해서 논리회로를 구현해야했
    리포트 | 5페이지 | 1,000원 | 등록일 2021.04.12 | 수정일 2021.04.16
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터공학부 편입학 학업계획서
    1. 지원동기저는 OO대학교 전기전자공학부 O학년 휴학 중입니다. 제가 서울시립대학교 전자전기컴퓨터공학부에 지원한 이유는 크게 두 가지입니다. 첫 번째 이유는 고등학교 때 서울 ... 시립대학교에 가려고 했지만 그러지 못했기 때문입니다. 저는 고등학교 3학년 때와 재수 시절 서울시립대학교에 지원했었지만 떨어지고 말았습니다. 더는 대학 진학을 미룰 수가 없어 차선책 ... 으로 OO대학교에 진학했습니다. 제가 서울시립대학교로 편입학을 결심하게 된 두 번째 이유는 OO대학교 수업이 상당히 부실했기 때문입니다. 전기전자공학부임에도 불구하고 전기공학 개설
    자기소개서 | 2페이지 | 3,800원 | 등록일 2021.10.14
    다운로드 장바구니
  • 판매자 표지 자료 표지
    서울시립대학교 편입학 컴퓨터과학부 자기소개서
    1. 지원 동기 및 관심 학문 분야제가 서울시립대학교 컴퓨터과학부에 편입학을 하려고 하는 동기는 OO대학교 컴퓨터공학과를 다니면서 좋지 않은 점을 많이 겪었고 서울시립대로 편입 ... 들을 수는 없었지만(상기한 여건으로 인하여) 학점은 O.O일 정도로 잘 받았습니다. 저는 대학에서 컴퓨터공학을 전공했고 서울시립대 컴퓨터과학부에 지원을 하였습니다. 학점을 잘 취득 ... 했다는 점을 강조하고 싶습니다.3. 향후 학습 목표 및 진로계획, 기타 특기사항저는 서울시립대학교 컴퓨터과학부에 편입학을 하고 나서 컴퓨터과학개론, C언어및실습, 프로그래밍입문
    자기소개서 | 1페이지 | 3,800원 | 등록일 2024.01.17
    다운로드 장바구니
  • 판매자 표지 자료 표지
    서울시립대학교 전자전기컴퓨터공학과 학업계획서
    으로 통해 아두이노가 날씨 정보를 가져와 현재 기온과 날씨를 LED로 표현해 주는 기기를 만들어 보며 하드웨어와 소프트웨어의 통신을 학습했습니다.서울시립대학교에 편입해 반도체와 회로설계 ... 서울시립대학교 (각 1000자)지원동기 및 관심 학습 분야공공기관에 재직하며 기술 발전의 수혜를 받는 수혜자의 입장의 커리어를 쌓았지만, 기술 발전의 주역으로 더 나은 세상 ... 으로 이끄는 엔지니어의 꿈을 가지고 서울시립대학교에 지원하게 되었습니다.DB시스템에 정보기술이 접목되어 정보의 혁신을 이루고 있지만 아직 해킹의 위험에 취약한 보안시스템을 보완하여 해킹
    자기소개서 | 2페이지 | 5,000원 | 등록일 2023.04.12 | 수정일 2023.05.10
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터공학부 편입학업계획서
    서울시립대 전자전기컴퓨터공학부 편입학 학업계획서 서울시립대 전자전기컴퓨터공학부 편입학 학업계획서 지원 동기 및 관심 학문 분야 전적 대학교에서 수학한 전공분야와 지원 학부 ... ?과 전공과의 연계성 및 발전 방안 향후 학습 목표 및 진로계획, 기타 특기사항 서울시립대 전자전기컴퓨터공학부 편입학 학업계획서 서울시립대 전자전기컴퓨터공학부 편입학 학업계획서 지원 동기 ... 및 관심 학문 분야 전적 대학교에서 수학한 전공분야와 지원 학부?과 전공과의 연계성 및 발전 방안 향후 학습 목표 및 진로계획, 기타 특기사항 서울시립대 전자전기컴퓨터공학부 편
    자기소개서 | 5페이지 | 5,000원 | 등록일 2023.12.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터공학부 편입학 학업계획서 (합격증有)
    에 따라 자율주행기술을 개발하여 사회에 기여하기 위해서는 제가 원하는 강의가 개설 돼있는 학교에서 전자전기공학을 전공하는 것이 더 적합하다 판단하여 서울시립대학교에 지원 ... 를 구성해 저항과 커패시터의 실제 사양을 측정해 보는 등 회로 동작에 관한 기본 지식을 쌓을 수 있었습니다. 또한 논리게이트와 여러 IC 회로들에 대해 공부하며 MATLAB을 이용 ... 하거나 장치를 제작하며 완성도 높은 결과물을 만들어내기 위해서 전자전기에 대해 더욱 깊게 배울 필요가 있다고 생각했습니다. 이에 서울시립대학교에 편입하여 디지털신호처리와 신호 및
    자기소개서 | 4페이지 | 8,000원 | 등록일 2023.02.21
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab05(결과) / 2021년도(대면) / A+
    thedition3) 연세대학교 정보통신용 SoC설계연구실 Verilog 문법 교안4) 김영진(2007). Hierarchical Modeling Concepts.5) 한빛미디어. IT CookBook, 디지털 논리회로. 조합논리회로. ... 이론(1) 조합 논리 회로- 논리 곱(AND), 논리 합(OR), 논리 부정(NOT)의 세가지 기본 회로를 조합하여 구성한 논리 회로- 출력이 입력에 의해 결정됨.- 논리 게이트 ... 표를 가지는 논리회로를 설계하시오.a. if문 사용Source codePinPin testbench 시뮬레이션 결과 설계한 논리회로의 동작을 확인하는 모습- 실험 결과: 입력은 A
    리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+
    the Verilog HDL.3) 한빛미디어. IT CookBook, 디지털 논리회로. 조합논리회로.4) ㈜한백전자. HBE-COMBO II – SE Verilog HDL 실습 Verilog HDL 문법 ... 을 전달하여 LED에 불이 들어오도록 한다.- 아래 그림은 좌측부터 차례대로 7-Segment핀, Common Cathode 7-Segment 회로, Common Anode 7 ... -Segment 회로를 나타낸다.a. 7-Segment Decoder 진리표b. Dynamic 7-Segment (FND array)- Static 7-Segment의 구조를 제어하기
    리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+
    화 한다.⑤ 적절한 논리 회로도를 설계한다.2. Materials and Methods가. 실험 장비HBE Combo-II SE3. Prelab(1) In-Lab 실습 0/1의 코드를 작성 ... diagramSource codeTestbench testbench 시뮬레이션 결과4. 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) 차재복(2019). 정보통신 ... an Introduction to the Verilog HDL.5) 한빛미디어. IT CookBook, 디지털 논리회로. 조합논리회로.6) ㈜한백전자. HBE-COMBO II – SE Verilog HDL 실습 Verilog HDL 문법
    리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 편입 학업계획서
    한 공부를 했으나, 단순히 취직을 위한 공부 방향을 제시해주기만 할 뿐이었습니다. 서울시립대학교에서는 약 30개의 대학원 연구실과 IT기업에서의 인턴십 프로그램 등이 있어 전문적인 ... 하는 프로그램을 만들어 보는 등 코딩에 익숙해졌습니다. 회로 및 컴퓨터 과목 관련해선 회로이론, 논리회로, 전자회로를 수강함으로써 회로의 기본동작에 대해 공부했습니다. 그리고 ‘전기 ... 전자기초실험’에서는 OrCAD와 PSpice를 활용해 회로의 설계도를 직접 짜고, 각 부품들의 특징을 이용해 이론으로만 배운 클리핑*클램핑 회로, Op-Amp2. 전적 대학교
    자기소개서 | 2페이지 | 3,000원 | 등록일 2021.12.26 | 수정일 2022.10.01
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+
    논리회로를 설계하는 여러 가지 방법론을 학습한다. 또한 설계한 로직을 시뮬레이션하기 위한 테스트 벤치의 작성법을 익히고 사용한다.나. 실험 이론(1) HDL의 종류a ... 하다.), 디자인 재사용이 가능하다.⑥ 회로 기능 변경이 용이하고, 라이브러리화를 지원한다.⑦ 공정 라이브러리에 무관한 설계가 가능하다.- 단점: ① 현재의 논리 합성은 단상 동기 ... 회로용이다.② 툴류가 비싸다.③ ASIC으로는 논리 합성할 수 없는 회로도 있다.b. VHDL- 장점: ① VHDL은 매우 넓은 범위의 Design을 가능하게 해 준다. 이범위
    리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    서울시립대 전전설2 Lab-01 예비리포트 (2020 최신)
    gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. 배경이론 및 사전조사디지털 설계는 다양한 장점이 있다. 1에 대응 ... 적 간단한 논리 회로를 구현할 수 있다. Standard logic IC에는 TTL 패밀리와 CMOS 패밀리가 있다(첫 주 실험은 TTL 이용). 이에 반해 ASIC 방식은 복잡 ... 한 논리 회로를 구현할 때 사용되고 빠르게 동작한다는 장점이 있다. ASIC 방식 중 Full custom IC는 대량 생산에 특화되어 있고 단가가 싼 장점이 있지만 한번 만들어지
    리포트 | 9페이지 | 1,500원 | 등록일 2021.09.10
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab06(예비) / 2021년도(대면) / A+
    ombinational)회로와 순차(sequential)회로의 차이점에 대하여 조사하시오.- 조합논리회로는 입력하는 순간 일련의 처리를 거치고 출력하는 회로이다. 여기서 출력은 같은 시점의 입력 ... 의 영향만을 받는다(상태에 대한 정보는 갖고 있지 않고, 오로지 입력신호에 따라 출력을 하게 되어 있으므로 입력신호가 동일하다면 출력신호가 다를 수 없다). 반면에 순차논리회로는 상태 ... 다. 쉽게 자판기와 알람시계로 예를 들어보면, 자판기는 [입력: 동전 // 출력: 음료, 거스름돈]이므로 조합논리회로에 해당하고 알람시계는 [입력: 시간설정 // 출력: 알람
    리포트 | 16페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Pre
    , Arithmetic Logic and Comparator, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... . 17학번이름Professor조교실험 소개실험 목적Decoder, Encoder, Mux의 Verilog 설계를 통해 Programming 능력을 향상하고 조합 논리 회로를 이해 ... Table of Full SubtractorMuxN개의 Input Data를 입력 받아, 그 중 하나를 선택하여 Output으로 출력하는 논리 회로.Logic Diagram of
    리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 [1주차 예비] 레포트
    에 정전압이 걸려 전류가 흘러 점등이 된다. 즉, 위의 사진의 아래의 스위치 2개는 논리 회로의 High(1) 또는 Low(0)의 값을 전달하는 역할을 한다고 볼 수 있을 것 같 ... 을 두 개의 입력을 더 하여 합과 자리 올림 수를 산출하는 논리 회로이다. XOR 게이트의 입력 부근에 AND 게이트를 병렬로 연결하면 반가산기의 회로를 얻을 수 있다. 반가산기 ... this Lab- TTL 소자인 HD74LS08 (AND), HD74LS32(OR), HD74LS86(XOR)의 작동원리를 파악하고 데이터 시트를 참고하여 각각의 논리게이트를 Bread
    리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 자료 표지
    서울시립대 편입학 전자전기 컴퓨터공학부 학업계획서
    작동시켜보고, 신호등이나 속도 표지판 등을 인식해 스스로 자율주행 할 수 있도록 만들어보았습니다. 이러한 전적대학에서의 경험들을 토대로 서울시립대학교 전자전기컴퓨터공학부에서 공부 ... 하면서 직접적인 시도를 해볼 수 있는 기회가 많지 않았습니다. 하지만 전자전기컴퓨터공학부에서는 C 프로그래밍이나 디지털 논리설계, 자료구조, 소프트웨어 시스템 실습 등과 같은 프로그램 ... 언어 관련 수업뿐만 아니라, 신호 및 시스템, 반도체소자, 전자회로, 통신공학 등과 같은 수업을 들으며 기본 지식을 쌓고, 디지털 제어나 집적회로설계, 이동통신, 임베디드 시스템
    자기소개서 | 2페이지 | 3,000원 | 등록일 2019.01.18
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Pre
    – Verilog HDL 실습 Lab#09 Application Design Ⅱ Text-LCD Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.
    리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 05월 19일 월요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
3:07 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기