"Verilog 시뮬레이션"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 전전설2 디지털논리설계 HDL 및 실습 시립대 논리회로 verilog 동기 비동기 verilog 자판기 verilog 시계 Flowrian

판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog 시뮬레이션" 검색결과 141-160 / 416건

인하대 컴퓨터구조론 과제3 mips multicycle verilog

컴퓨터 구조론 과제Verilog를 사용한 MIPS의 Multicycle 구현⑴ Vivado를 이용하여 MIPS의 Multicycle 모델이 어떻게 수행되는지 분석1. ALU ... 가 무한으로 반복된다. 두번째 beq 다음에 수행 되도록 코딩 되었던 sw 명령어는 수행되지 않는다.⑶고찰Verilog를 사용하여 설계된 Multicycle MIPS를 Vivado ... , ALUOp 등의 제어신호 값이 들어오고, 이로 인해 datapath 내의 data와 control flow가 어떻게 되는지 눈으로 직접 볼 수 있었다.시뮬레이션 중 약간의 실수가 있

리포트 | 8페이지 | 2,000원 | 등록일 2021.04.01

다운로드 장바구니
판매자 표지

2025년 중앙대학교 전자전기공학부 편입학 자기소개서(최초합격)

으로 Verilog 코드를 모듈화하고, Modelsim 시뮬레이션에 적용시키며 오류들을 하나씩 해결해 나갔습니다. 이를 통해 클럭 신호들을 동기식으로 동작하게 하며 안정된 신호를 확보할 수 있 ... 하기 위해 공학수학에서 배운 MATLAB을 활용해 시변 전자기장에서의 파동방정식을 시뮬레이션하였습니다. 먼저 전자기학 교재와 도서관에서 관련 서적을 참고해 패러데이 법칙의 수학 ... 에서 시뮬레이션이 복잡한 수학적 문제를 이해하고 응용하는 데 유용하다는 점을 깨달았고, 이후 회로이론의 푸리에 급수에도 MATLAB을 활용하며 학습 효율을 높일 수 있었습니다. 또한

자기소개서 | 2페이지 | 5,000원 | 등록일 2025.06.07

다운로드 장바구니
판매자 표지

2025년 건국대학교 전기전자공학부 편입학 자기소개서

으로 Verilog 코드를 모듈화하고, Modelsim으로 시뮬레이션하며 오류들을 하나씩 해결해 나갔습니다. 프로젝트 진행에 따라 난이도가 높아지고 전공공부의 병행으로 팀원들이 부담을 느끼 ... 었습니다. 대학교 2학년 시절, 학술동아리 활동 중 Verilog와 FPGA를 이용하여 타이머와 알람 기능이 추가된 디지털 시계를 설계하는 프로젝트를 진행했습니다. 프로젝트 초기 ... 적으로 분석하며 전기적 특성을 파악하거나, 태양광 발전 과정에서 배터리 저장 효율과 에너지 손실을 조사해 소자의 효율성을 높이기 위한 연구를 하고 싶습니다. 또한, Verilog

자기소개서 | 2페이지 | 4,000원 | 등록일 2025.06.07

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+

Pre-reportCombinational Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용 ... 하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) Net 자료형a. Net 자료형: 소자간의 물리 ... 의 실행에 의해 좌변 variable에 값이 할당되는 소프트웨어적인 특성① 우변 수식의 event 발생과는 무관② 할당문들의 순서가 시뮬레이션 결과에 영향을 미칠 수 있음2. 실험

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
FPGA구조와 ASIC 설계 방법 실험 레포트

설계 흐름에서 FPGA 응용 개발자는 설계과정을 거치며 여러 단계에서 설계를 시뮬레이션할 것이다. 초기에 VHDL이나 Verilog (베릴로그)로 된 RTL 기술은 시스템 ... 수 있으며, 일반적으로 FPGA 회사 자산인 배치와 배선 소프트웨어로 수행한다. 사용자는 맵, 타이밍 분선을 통한 배치와 배선, 시뮬레이션, 다른 검증 방법론으로 검증할 것이 ... 을 시뮬레이션하고 결과를 관측하기 위해 생성된 테스트 벤치에 따라 시뮬레이션한다. 그런 다음 합성 엔진은 설계를 넷리스트에 매핑한후 넷리스트는 게이트 수준 기술로 번역하며 시뮬레이션

리포트 | 4페이지 | 2,500원 | 등록일 2021.11.08

다운로드 장바구니
판매자 표지

에이디테크놀로지 반도체 설계 엔지니어 자기소개서

‘디지털 시스템 설계’ 수업에서 Verilog HDL을 이용해 ALU, 레지스터 파일, 컨트롤 유닛 등을 직접 설계하고 시뮬레이션한 경험은 RTL 설계의 흐름과 실제 구현 방식을 이해 ... 하여 testbench를 구성하고 기능 검증을 수행하며 RTL 시뮬레이션과 coverage analysis에 대한 실무 감각을 익혔습니다.전공 외적으로는 방학 기간 동안 참여한 반도체 설계 인턴십 ... 로 결심했습니다. 먼저 남은 시간 동안 저 스스로 회로 설계를 인수할 수 있도록 기존 설계 문서를 빠르게 분석하고, FPGA 회로 구현에 필요한 Verilog HDL 문법을 단기간 집중

자기소개서 | 4페이지 | 3,000원 | 등록일 2025.03.22

다운로드 장바구니
충북대 디지털시스템설계 결과보고서3

에서 PPT는 리셋하여 Stage 1로 돌아가는 코드였지만 리셋하지 않는 코드를 작성하였다. 다행히 시뮬레이션 결과 의도한 대로 제대로 나올 수 있었다. 이번 실험을 통해 이론 시간 ... 에 배운 state machine을 verilog 코드로 구현해보았는데 실습을 해보니 이해하기가 더 수월했던 것 같다.

리포트 | 3페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

다운로드 장바구니
판매자 표지

122. (전공_PT 주제) 반도체 디지털 회로설계 의 개념과 기술동향을 설명한 후, HDL 코딩에 관하여 설명하시오.

, 시뮬레이션, 게이트 레벨 합성, 포스트 시뮬레이션을 통한 회로의 동작 및 특성 확인과 같은 반도체 설계 과정을 수행하고, 이를 토대로 회로를 설계 및 검증하고 고객에게 솔루션을 제공 ... 를 들어, Verilog 또는 VHDL과 같은 HDL 언어의 구문과 규칙을 숙지하여 회로를 효과적으로 작성할 수 있어야 합니다.※ 학사 수준에서는 HDL 언어(예: Verilog ... , VHDL)의 기본 구문과 기능을 학습합니다. HDL을 사용하여 간단한 회로를 설계하고 시뮬레이션하는 방법을 배웁니다.(7) 저 전력 설계 지식반도체 디지털 회로 설계에서는 전력

자기소개서 | 8페이지 | 3,000원 | 등록일 2023.06.09 | 수정일 2024.06.05

다운로드 장바구니
판매자 표지

2025년 고려대학교 융합에너지공학과 편입학 자기소개서

를 갖는지 기술하시오. (띄어쓰기 포함 1000자 이내 작성) 대학교 2학년 시절, 학술동아리 활동 중 Verilog와 FPGA를 이용하여 타이머와 알람 기능이 추가된 디지털 시계 ... 었습니다. 특히, 디지털 시계의 안정적인 동작을 위해 설계를 계층적으로 구조화하는 과정이 필요했습니다. 저는 ‘디지털 논리 회로’와 ‘컴퓨터 구조’에서 배운 내용을 바탕으로 Verilog ... 코드를 모듈화하고, Modelsim 시뮬레이션에 적용시키며 오류들을 하나씩 해결해 나갔습니다. 이를 통해 클럭 신호들을 동기식으로 동작하게 하여 안정된 신호를 확보할 수 있

자기소개서 | 2페이지 | 5,000원 | 등록일 2025.06.07 | 수정일 2025.06.11

다운로드 장바구니
판매자 표지

디지털설계방법의 종류

, Verilog, HDL 등 그림 1. 완전 주문형 설계 과정 플로우플래닝 : 패드 셀을 배치할 I/O 영역을 설정하여 각 하위 블록들을 배치할 위치와 모양을 결정함 . 블록 배치 ... 이로 분류됨 . 표준셀 설계방식 : 표준셀을 활용하는 설계방식임 . 셀 라이브러리 - VHDL 데이터 - 논리 심볼 회로도 - 시뮬레이션을 위한 타이밍 정보 표준셀 예 - 고밀도

리포트 | 12페이지 | 3,000원 | 등록일 2022.08.10

다운로드 장바구니
인하대 컴퓨터구조론 과제 mips pipeline 설계

컴퓨터 구조론 과제Verilog를 사용한 MIPS의 Pipeline 구현⑴ Vivado를 이용하여 MIPS의 Pipeline 모델이 어떻게 수행되는지 분석1. ALU.VALU ... 와 18번째 명령어인 jump 명령어는 정확히 구현되지 않았다.⑶고찰지난번 Multicycle_MIPS에 이어 이번에는 Verilog를 사용하여 설계된 Pipelined_MIPS ... 하게 진행되었다. 명령어 코드를 분석하고 이를 시뮬레이션 하여 testbench를 통해 Pipeline의 흐름과 각 Stage별 제어 신호 및 동작을 직접 확인 하였다.이번 명령어

리포트 | 10페이지 | 2,000원 | 등록일 2021.04.01

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 6주차

Verilog HDL 실습 6주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit ... 다.? 진리표3. 결과1) 직렬입력 / 병렬출력 회로- 시뮬레이션Functional simulation- 시뮬레이션 결과 resetn이 0일 때는 출력 q가 0000이고 그 외 ... /Parallel-Output BCD to Excess-3 code Converter- 시뮬레이션Functional simulation- 시뮬레이션 결과 resetn이 0일 때는 출력 q

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 5주차

Verilog HDL 실습 5주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit ... date목록실험 목적배경 이론실험 장비시뮬레이션 결과와 실험 결과의 비교38Decoder4:1MuxBCD to Excess3 Converter4:1Mux gate model코드 분석 및 ... Experiment)1) 장비노트북Xilinx ISE 프로그램HBE-Combo Ⅱ-DLD4. 시뮬레이션 결과와 실험 결과의 비교38 Decoder- 시뮬레이션 결과Functional s

리포트 | 16페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
삼성전자 파운드리사업부 회로설계 최종 합격 자기소개서(자소서)

한 설계 솔루션을 개발하는 파운드리 회로설계 직무에 매력을 느끼게 되어 지원하게 되었습니다.저는 학부에서 Verilog를 이용한 HW 개발을 수행하였고, 장기현장실습 프로젝트 ... 수업을 들으며 기초 지식을 쌓기 위해 노력하고 있습니다. 회로 설계, 공정, 시뮬레이션 과정에 대한 폭넓은 이해는 기존 설계 방식에서의 문제점을 파악하고 개선하는 데 도움이 될 ... 며 Verilog Code를 작성하는데 많은 도움이 되었습니다. 또한 삼성전자 장기현장실습을 진행하면서 간단한 SPICE 시뮬레이터를 구현해 보았는데, Python을 이용하여 회로 수치해석

자기소개서 | 9페이지 | 3,000원 | 등록일 2023.02.13

다운로드 장바구니
판매자 표지

삼성전자 DX부문_회로설계_최종합격 자기소개서_자소서 전문가에게 유료첨삭 받은 자료입니다.

분야 및 보유기술을 100자 이내로 요약하여 주시기 바랍니다. 보유기술은 전문분야에 해당하는 핵심 기술 위주로 작성바랍니다.디지털 회로설계- Verilog HDL을 이용한 디지털 ... 회로 설계 및 시뮬레이션 역량- FPGA를 이용한 회로 구현 경험 보유- 수학적 지식과 논리적 사고력 보유

Non-Ai HUMAN
| 자기소개서 | 1페이지 | 4,400원 | 등록일 2024.03.09 | 수정일 2025.10.01

다운로드 장바구니
서울시립대 전전설2 Lab-06 예비리포트 (2020 최신)

다양한 순차회로를 behavioral modeling, module instantiation 등의 방식을 통해 설계하고 시뮬레이션 후 장비에서 동작을 테스트한다.2. 배경이론 및 ... rising할 때는 또 S=0, R=0이었다면 Q의 값은 변화 없이 계속 0이었을 것이다.3. Verilog HDL의 always문 안에서 blocking 할당(‘=’)을 사용하는 경우와 nonblocking 할당(‘

리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
서울시립대 전전설2 Lab-06 결과리포트 (2020 최신)

다양한 순차회로를 behavioral modeling, module instantiation 등의 방식을 통해 설계하고 시뮬레이션 후 장비에서 동작을 테스트한다.2. 배경이론 및 ... rising할 때는 또 S=0, R=0이었다면 Q의 값은 변화 없이 계속 0이었을 것이다.3. Verilog HDL의 always문 안에서 blocking 할당(‘=’)을 사용하는 경우와 nonblocking 할당(‘

리포트 | 21페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
판매자 표지

LG에너지솔루션 BMS HW 합격 자기소개서

활동내용:"학부연구생으로서 VPP 및 차량형 ESS를 이용한 전기차 충전 인프라 개선 방안 기획 및 시뮬레이션 구현"- 전기차 충방전 스케쥴링 모델링 및 차량용 전력 충방전 플랫폼 ... Cadence virtuoso를 통한 inverter Layout design 및 6T SRAM 구현 및 DRC, LVS, LPE를 진행하여 시뮬레이션을 통한 회로 작동 검증1-3 전공 ... 수업 프로젝트수업명: ASIC 설계주제: Verilog를 이용하여 APB-based IP 중 SIMD_single instruction multiple data 설계 및 검증기간

자기소개서 | 5페이지 | 3,900원 | 등록일 2023.06.01

다운로드 장바구니
판매자 표지

LIG넥스원 인재영입 신입 HW 자기소개서와 면접자료

를 디납땜 및 테스트까지 전 과정을 주도하며 실무적 감각을 키울 수 있었습니다.특히 FPGA 설계 도구인 Vivado를 활용해 Verilog HDL로 알고리즘을 구현하고, 타이밍 분석 ... 어 행했고, 결과적으로 디지털 필터를 병행한 방식이 출력 신뢰도 면에서 우수하다는 결론을 도출할 수 있었습니다. 저는 디지털 필터 구조 구현을 맡아 Verilog로 직접 모듈을 설계 ... 인터페이스 타이밍을 맞추기 위해 타이밍 시뮬레이션과 수차례의 클럭 조정을 반복하며, 신뢰성 있는 동작을 구현했습니다. 그 과정에서 실험실 수준이 아닌 산업 환경에서 요구되는 회로

자기소개서 | 5페이지 | 3,000원 | 등록일 2025.09.08

다운로드 장바구니
판매자 표지

LG이노텍 2021 Inno-STEP 합격 자기소개서 (전장부품, H/W개발, 서울마곡)

었습니다. 실습 시간에 회로들을 빵판에 구현하여 dc, ac측정을 하였고, 이 결과를 SPICE툴 시뮬레이션 결과와 쌍방으로 체크하며 완성도를 높였습니다.제어시스템개론 수업에서 모델링 ... 었습니다. Verilog언어로 Carry부터 계산하는 가산기를 설계하여 더 빠른 동작을 구현해보았고, HW개발의 중요성을 깨닫게 되었습니다.최근 두 학기 연속 성적장학금을 받았으며, 지난 ... 을 약간 늘리는 방향으로 개선해 볼 수 있었습니다. 이처럼 이론 지식을 실제 문제에 적용하였고 시뮬레이션의 반복을 통해서 최적화된 결과를 도출할 수 있었습니다.3. LG이노텍의 세

자기소개서 | 2페이지 | 5,000원 | 등록일 2022.04.26

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기