"Verilog 시뮬레이션"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 전전설2 디지털논리설계 HDL 및 실습 시립대 논리회로 verilog 동기 비동기 verilog 자판기 verilog 시계 Flowrian

판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog 시뮬레이션" 검색결과 221-240 / 416건

Lab#03 Verilog HDL

들을 정의한다.라) 테스트 벤치 모듈HDL 모델을 시뮬레이션 하기 위한 Verilog 모듈로, DUT에 인가될 시뮬레이션을 입력하는 구문, 시뮬레이션 대상이되는 구문, response ... Post-Lab ReportLab#03 Verilog HDL담당 교수강 상 혁담당 조교실 험 일2015. 10. 05실 험 조10조학 번이 름Contents1 ... this labVerilog HDL 문법에 대해 익히고, 이를 이용하여 논리게이트를 설계한다.나. Essential Backgrounds1) Verilog HDL

리포트 | 20페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
Xilinx사 ISE의 isim 시뮬레이션을 스크립트로 실행하는 방법

ISim 은 Xilinx 사의 ISE 에 내장된 HDL 시뮬레이터로서 Verilog & VHDL 언어로 설계된 디지털 회로의 레지스터 레벨 혹은 타이밍 시뮬레이션에 사용 ... 에서 프로젝트를 설정하고 Verilog 코드를 작성하여 프로젝트에 등록하고 시뮬레이션을 실행하면 아래 그림과 같은 GUI가 나타나서 시뮬레이션에서 출력된 파평을 그래픽으로 분석하는 것이 가능하다. ... ISE Webpack 은 무상으로 공개하고 있기 때문에 교육 용으로는 이 패키지를 사용할 수 있다. ISE Webpack 은 별도의 라이센스가 필요 없지만 그 대신 시뮬레이션

리포트 | 17페이지 | 2,500원 | 등록일 2012.08.18 | 수정일 2014.08.19

다운로드 장바구니
Lab#04 Combinational Logic Design 1

Source : HDL)나) Verilog소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스 작성 후 시뮬레이션 동작을 살핀다 ... level Source : HDL)나) Verilog 소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스작성 후 ... 시뮬레이션 동작을 살핀다.(Isim Simulator)마) iMPACT를 이용해 FPGA에 프로그래밍을 한다.바) 프로그래밍을 완료 한 후 장비에서의 동작을 확인한다.2) Full

리포트 | 24페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
[Flowrian2] SystemVerilog 문법 및 실습 (Tasks & Functions)

는 순차적으로 진행되는 행위 동작을 기술하며 전체 수행에 시뮬레이션 시간을 소요하지 않는다. 반면에 태스크는 내부에 시간과 이벤트 구문을 사용할 수 있는 점이 함수와의 차별점 이 ... 크로 전달되는 매개 변수들은 C 언어와 같이 소괄호에 모아서 표현될 수도 있고 Verilog 언어와 같이 입출력 단자와 같이 표현될 수도 있다.function logic [15:0

리포트 | 16페이지 | 2,000원 | 등록일 2017.07.06

다운로드 장바구니
[Flowrian] 3-to-8 Decoder (TTL 74137) 회로의 Verilog 설계 및 검증

1. 3-to-8 Decoder(TTL 74137)회로의 Verilog 설계 및 검증* 동작 사양- 본 회로는 3개의 단지에 입력되는 이진수 값을 디코딩하여 그 값에 해당 ... - 들은 TTL 74137 회로가 고유의 기능인 디코더 동작할 것인지 아닌지를 결정하는 인에이블 기능을 수행한다. 시뮬레이션 결과 파형 분석-신호 GLn=`0` , G1=`1

리포트 | 8페이지 | 1,000원 | 등록일 2012.06.05

다운로드 장바구니
Lab#05 Combinational Logic Design 2

(Synthesis tool)나. Methods1) 3:8 Decoder Logic design가) 프로젝트를 생성한다.(Top level Source : HDL)나) Verilog ... 소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스작성 후 시뮬레이션 동작을 살핀다.(Isim Simulator)마 ... level Source : HDL)나) Verilog소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스 작성 후

리포트 | 26페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
Lab#07 Sequential Logic Design2

. Referrence101. Introduction가. Purpose of this labSequential Logic Circuit의 작동원리를 이해하고 Verilog HDL을 통하 ... 한다.(Top level Source : HDL)나) Verilog 소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스작성 후 ... 시뮬레이션 동작을 살핀다.(Isim Simulator)마) iMPACT를 이용해 FPGA에 프로그래밍을 한다.바) 프로그래밍을 완료 한 후 장비에서의 동작을 확인한다.2

리포트 | 23페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

, Mux/Demux인 조합회로를 Verilog HDL 언어를 사용하여 설계 및 실험하고자 한다.2. 배경 이론조합논리 회로조합논리 회로는 입력에 의해 출력이 결정되는 회로 ... 를 베릴로그 언어를 사용해 시뮬레이션을 진행하게 된다. 이 실험의 결과값은 0과 1을 도출해내면 되는 실험으로 각각의 모델링 방법을 제대로 숙지한다면 오류 없이 원하는 값을 확인

리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
Verilog HDL

HDL 모델을 시뮬레이션 하기 위한 Verilog 모듈*DUT에 인가될 시뮬레이션 입력(stimulus)을 생성하는 구문*시뮬레이션 대상이 되는 모듈(Design Under Test ... ; DUT)의 인스턴스*시뮬레이션 입력에 대한 DUT의 반응(response)을 관찰하는 구문Verilog HDL의 논리값Verilog HDL의 논리값 집합Verilog HDL ... Post-Lab Report- Title: Lab#03_Verilog HDL -담당 교수담당 조교실 험 일학 번이 름목 차< 초록 (Abstract) >1

리포트 | 77페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
A+ 디지털 시스템 실험 Simple Computer – Data Path <10주차 결과보고서>

) | 출력 : Adata(4bit),Bdata(4bit)[그림 2] Register File 시뮬레이션 결과입력 : CLK, Daddr(2bit),Ddata(4bit),Write ... 시뮬레이션 결과입력 : Adata(4bit),Bdata(4bit),FS{Cin,S2,S1,S0}(4bit) | 출력 : Fout(4bit)3. DATAPATH 모듈 구현[그림 5 ... bit),Reg2(4bit),Reg3(4bit)[그림 6] DATAPATH 시뮬레이션 결과입력 : CLK,ControlWord(13bit),ConstantIn(4bit),DataIn

리포트 | 9페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습 [예비레포트]

Verilog 코드 작성 후(그림24, 25) 저장 및 시뮬레이션(그림26)그림 SEQ 그림 \* ARABIC 24 1-bit Full Adder Test Bench 코드_1그림 SEQ ... , 시뮬레이션ement Design : 핀 배치, 디바이스 로직 배치Generate Programming File : 프로그램 파일 생성, 프로그램[IMPACT]ISE ... SimulatorBehavioral Simulation디바이스 고려 없이 설계한 Design File의 기능만으로 검증하는 시뮬레이션결과 파형에 delay time의 요소가 없다.Timing s

리포트 | 27페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴

, 시뮬레이션, 프로그램 지원설계 파일을 프로젝트화해서 관리Schematic & HDL 설계 지원Design EntryMultiple design entry methodsISE ... – Text Editor(VHDL, Verilog), Memory Editor(Hex, Mif), Schematic Design EntryThird party EDA tools ... file, the asterisk disappearsEnter text description - VHDL (.vhd), Verilog (.v)Verilog & VHDLVHDL

리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
A+ 디지털 시스템 실험 Latch & Flip-Flop <6주차 결과보고서>

을 이용하여 BCD Ripple Counter를 설계한다.실험결과1. SR Latch 설계[그림 1] SR Latch 시뮬레이션 결과 (입력 : S,R,CLR | 출력 : Q,Q_n ... ,CLK,CLR | 출력 : Q,Q_n)[그림 3] D Flip-Flop 시뮬레이션 결과 (입력 : D,CLK,CLR | 출력 : Q,Q_n)3. D Flip-Flop을 이용 ... )[그림 5] JK Flip-Flop 시뮬레이션 결과 (입력 : J,K,CLK,CLR | 출력 : Q,Q_n)4. Negative-Edge-Triggered JK Flip-Flop

리포트 | 11페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
A+ 디지털 시스템 실험 7-segment <5주차 예비보고서>

을 한다.3. Verilog 코딩 후 컴파일 및 시뮬레이션으로 결과 값을 확인해 본다.4. 이제 기본 Line Decoder를 이용해 4bit binary-to-BCD 컨버터를 설계 ... 하는 Verilog를 코딩한다.4. 컴파일 후, 시뮬레이션을 해본다.5. 모든 모듈이 완성 되었으므로 풀 컴파일 하여 보드에 올려보고 동작하는지 확인한다.※ 기본 구현(블록다이어그램 ... 컨버터를 기본 Line Decoder를 이용해서 설계해야 한다.1. 기본 Line Decoder의 진리표는 다음과 같다.2. 기본 Line Decoder를 Verilog 코딩

리포트 | 7페이지 | 1,000원 | 등록일 2017.07.05

다운로드 장바구니
A+ 디지털 시스템 실험 Random Access Memory (RAM) <9주차 결과보고서>

. 16x4 RAM 메모리를 설계한다.[그림 1] 16x4 RAM 블록 다이어그램 (입력 : CLK,WR,RD,D_in,A | 출력 : Q)[그림 2] 16x4 RAM 시뮬레이션 ... 결과 (입력 : CLK,WR,RD,D_in,A | 출력 : Q)[그림 3] 16x4 RAM 시뮬레이션 결과 (입력 : CLK,WR,RD,D_in,A | 출력 : Q)00000 ... *************1100110111011111111111[그림 4] 16x4 RAM FPGA 결과[그림 5] 16x4 RAM FPGA 결과토의Verilog로 RAM을 구현

리포트 | 4페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
디시설 - 전가산기, 전감산기 설계

으로 변환한다.4. 시뮬레이션 결과- 진리표와 비교하기 쉽게 simulation setting을 Functional 모드로 설정한 결과이다.위에서 작성한 전가산기 진리표와 동일한 S, C ... 해서 확실하게 이해하고 있다면 큰 어려움은 없다.- 시뮬레이션 결과를 확인해보면 위에서 작성한 진리표와 동일한 Di, B 값이 출력되었다.전가산기 시뮬레이션과 마찬가지로 동작여부 ... '·z + x'·y·z' + x·y'·z' + x·y·z이와 같은 관계를 이용해 전가산기의 덧셈 결과 논리식을 Exclusive-OR로 나타내고, 이를 이용해 전가산기를 Verilog

리포트 | 9페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
Verilog HDL 문법 자료 (A+받은 자료 입니다)

(a+b) A b ?:Verilog 논리회로 표현 시뮬레이션 Testbench를 이용해 검증한다. • 회로에 실제 입력 대신 시뮬레이션 파형 입력 • 최상위 계층의 module ... 로 선언한다 • Testbench 파일은 외부와 입출력을 하지 않는다Verilog 논리회로 표현 시뮬레이션 예)NOT게이트게이트 레벨 표현 module inv_1(A, Y ... Verilog HDLHDL : Hardware Description Language VHDL: VHSIC HDL VHSIC: Very High Speed IC IC

리포트 | 34페이지 | 3,000원 | 등록일 2015.06.22 | 수정일 2015.06.23

다운로드 장바구니
반도체별 동향

(IEEE1364)- 하드웨어 기술언어인 Verilog 에 관한 표준 정의OVISTIL(IEEE1450)- Standard Test Interface Language- 시뮬레이션, AT다. ... Verilog(IEEE1800)- 하드웨어 기술(Description)과 검증을 위한 verilog 확장 언어로 2002년 Accellera 에 의해 제안- 2005 년 IEEE1800 ... 으로 승인. 2009 년 IEEE1364(Verilog)와 통합Accellera반도체설계VHDL(IEEE1076)- 하드웨어 기술언어인 VHDL 에 관한 표준 정의VIVerilog

리포트 | 20페이지 | 3,000원 | 등록일 2018.05.30

다운로드 장바구니
Lab#08 Application Design1

되면 실제로 동작하게 된다. 아래의 시뮬레이션 결과도 코딩값과 일치한다.Verilog codeTest BenchFuctional Simulation나. Prelab2. Dynamic 7 ... (Synthesis tool)나. Methods1) Static 7-Segment Design가) 프로젝트를 생성한다.(Top level Source : HDL)나) Verilog 소스 ... 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스작성 후 시뮬레이션 동작을 살핀다.(Isim Simulator)마

리포트 | 30페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
A+ 디지털 시스템 실험 Arithmetic Circuit <4주차 결과보고서>

한다.실험결과1. Half Adder[그림 1] Half Adder 회로도[표 1] Half Adder 진리표[그림 2] Half Adder 시뮬레이션 결과 (입력 : a,b ... Adder 진리표[그림 4] Full Adder 시뮬레이션 결과 (입력 : a,b,C_in | 출력 : S,Cout)3. 4Bit Adder[그림 5] 4 bit Adder 모식도 ... [그림 6] 4 bit Adder 회로도[그림 7] 4 bit Adder 시뮬레이션 결과 (입력 : a,b | 출력 : S,C_in,C_out)4. 4Bit Adder

리포트 | 9페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니

이전10개 7 8 9 10 111213 14 15 16 다음10개

파워링크

신청하기