"가산기"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

가산기와 감산기 전전설2 연산증폭기 보험심사관리사 감산 증폭기 전가산기 중앙대 2 bit adder 8비트 병렬가산기 반전 증폭기

판매자 표지는 다운로드시 포함되지 않습니다.

"가산기" 검색결과 161-180 / 11,079건

기본 선형 증폭기, 가산기, 미분기, 적분기 예비 report

1. 실험 제목 기본 선형 증폭기, 가산기, 미분기, 적분기2. 실험 목적이 실험에서는 연산 증폭기를 이용한 회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 목표로 한다 ... . 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 미분기, 적분기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다.3. 실험 장비 및 ... 재료 ․ 전원 : dc 전원 ․ 계측기 : Oscilloscope, 함수발생기 ․ 저항 : 1/4 2.7kΩ, 10kΩ(3개), 27kΩ, 47kΩ(2개), 100k

리포트 | 11페이지 | 2,000원 | 등록일 2015.11.01

다운로드 장바구니
기초전자회로실험 예비보고서 - n-bit 이진가산기

다논리식의 구현으로는 와 같이 표현할 수 있다.반가산기: 2진수 덧셈에서 두 개의 비트 A0와 B0을 더한 합S0와 자리올림C0을 출력하는 조합회로이다. 피가수(B)와 가수(A)두 ... 한 회로에서는 더욱 하위에서의 자리올림을 처리하는 것이 불가능하므로 가산 회로로서는 불완전하여 이와 같은 회로를 반가산기라고 한다.전가산기: 세 개의 입력을 받는다. 이때 반가산기 ... 에서는 고려되지 않던 하위의 가산결과까지 고려하여 올림수로 처리할 수 있도록 만든 회로이며 일반적으로 가산기 두 개와 올림수용의 회로로 구성된다위와 같이 가산기 A와 B 그리고 올림수용

리포트 | 7페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

다운로드 장바구니
[1128결과]연산증폭기,가산기및혼합기

실험(2) 결과 보고서Ⅲ-23 반전 및 비반전 연산증폭기~ 24. 가산기 및 혼합기수업 : 목요일 1,2,3교시 / 이종수 교수님, 연승호 조교님소속 : 공과대학 전자전기공학부 ... 24. 가산기 및 혼합기1. 가산기① 그림 24-3의 회로를 결선하여라. 초기에 V_1, V_2는 모두 0V로 놓아라.② 회로 내의 직류전압을 측정하여 표 24-1에 기입하여라.V ... 에서 Voltage Gain, 그리고 가산기나 혼합기를 포함한 회로에서 혼합된 신호들을 관찰하는 실험이었다. 이론상으로 학습이 잘 되어있지 않아서 생소하게 느껴졌던 실험이었다.우선

리포트 | 7페이지 | 1,000원 | 등록일 2014.05.15 | 수정일 2014.06.03

다운로드 장바구니
4비트 병렬 가감산기, BCD 가산기

디지털 논리회로1. 4bit parallel-adder/subtracter2. BCD adder서론학습목표? 반가산기, 전가산기의 동작을 이해하고 설계하는 방법을 알아본다.? 이 ... 를 바탕으로 병렬 가?감산기를 설계하고 동작 특성을 이해한다.? BCD 코드를 변환하는 회로 설계 방법을 알아본다.기본 이론? 반가산기와 전가산기반가산기는 두 개의 2진수 한자리 ... 위해 캐리를 고려하여 만든 덧셈회로가 전가산기로서 두 개의 2진수와 X, Y와 아랫자리로부터 올라온 입력캐리 Cin을 포함하여 한 자리 수 2진수 세 개를 더하는 조합논리 회로이

리포트 | 7페이지 | 2,500원 | 등록일 2015.12.10

다운로드 장바구니
3.반가산기 및 전가산기

년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목3반가산기 및 전가산기실험 일자제출자 이름제출자 학번팀원 이름팀원 학번Chapter 1. 관련 이론 ... (Theoretical Background)가산기1. 반가산기반가산기(HA: Half Adder)는 2진수 덧셈을 한다. 즉 그림 4.9(a)의 진리표와 같이 1과 1을 더하면 합은 0, 캐리 ... (carry)는 1이 되고, 0과 0을 더하면 합과 캐리는 모두 0이 된다.따라서 반가산기를 2개의 입력단자와 2개의 출력단자(합, 캐리)가 필요하며 그림 4.9(b) 같이 EX

리포트 | 6페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
반가산기 전가산기

- 반가산기반가산기(half adder) 회로는 2진수 덧셈에서 맨 오른쪽 자리를 계산할 때 사용할 수 있도록 만든 회로로, 그림에서 나타낸 것과 같이 2개의 비트 A와 B를 더 ... 해 합 S와 자리올림(carry) Co를 출력하는 조합회로이다. 전가산기(full adder)란 그림 6-3과 같이 2개의 비트 A, B와 밑자리로부터의 자리올림 Ci을 더해 합 ... S와 윗자리로의 자리올림 Co를 출력하는 조합회로이다. 참고로 반가산기, 전가산기란 이름은 반가산기 2개를 사용하여 전가산기를 구성할 수 있다는 점에 착안하여 지어진 이름이

리포트 | 2페이지 | 1,000원 | 등록일 2009.12.02

다운로드 장바구니
반가산기와 전가산기

? 실험 제목 : 반가산기 및 전가산기? 실험 목적 :⑴ 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.⑵ 설계된 회로의 기능측정③ 실험 이론 :⑴ 반가산기 ... (HA : Half Adder)반가산기는 그림과 같이 2개의 1Bit 2진수 A,B를 더하여 그의 합(S)과 자리올림수(C)를 출력하는 논리 연산 회로이다.반가산기 회로를 설계하기 ... 위하여 첫 번째로 문제에 맞게 진리표를 작성해야 한다. 반가산기에 대한 진리표는 아래와 같다. 여기서 S(Sum)는 두 수의 합을 의미하고, C(carry)는 캐리를 의미

리포트 | 6페이지 | 1,000원 | 등록일 2009.10.31

다운로드 장바구니
가산기 결과보고서06

.685(=0)0.112(=0)1100.703(=0)0.089(=0)1114.776(=1)4.455(=1)비고 빛 고찰- 가산기란 두 개의 이진수를 입력받아 그 두 수를 더하는 장치 ... 로 결과 값과 자리올림 값을 출력하는 장치이다. 따라서 입력부분이 두 개, 출력부분도 두 개다.(전가산기는 입력부분이 3개, 출력부분이 2개이다.)가산기에는 반가산기와 전가산기가 있 ... 는데 반가산기는 입력부분이 2개, 출력부분도 2개이다. 반면에 전가산기는 반가산기 2개로 이루어져 있으며 입력부분이 3개, 출력부분은 2개이다. 전가산기의 입력 중 한 개는 또 다른

리포트 | 2페이지 | 1,000원 | 등록일 2013.12.10

다운로드 장바구니
반가산기 전가산기 설계

1장. 설계(실험) 배경 및 목표VHDL 을 이용하여 HALF ADDER (반가산기) 를 설계한다. - 설계방법 : Behavioral Modeling - 시뮬레이션 방법 ... : Test bench를 이용 한다. FULL ADDER (전가산기) 를 설계한다. - 설계방법 : Behavioral Modeling - 시뮬레이션 방법 : Test module ... , Test Bench, Test Bench Waveform를 이용 한다.2장. 관련 기술 및 이론반가산기 (HALF ADDER) - 1비트의 2진수를 2개 더하는 논리회로 - 2개

리포트 | 17페이지 | 2,000원 | 등록일 2010.09.09

다운로드 장바구니
기본 논리 함수 및 gate와 가산기 결과 report

및 gate와 가산기2. 결과 분석[참고] 논리회로 실험에서 논리상태 입력과 출력상태 확인은 다음과 같은 방법을 이용하면 좋다가. 논리회로 동작은 빠른 전압 상승과 하강이 발생 ... Adder 반가산기 회로이다. S는 합을 C는 캐리를 의미함으로써, 7486의 XOR게이트를 거쳐서 S로 나오고 캐리는 AND게이트를 거쳐 C로 나오는 것을 볼 수가 있었다. 처음 ... 에 정확히 반가산기 회로의 이론을 정확히 이해하지 못하여서 회로를 구성하는데 애를 먹었다.XYSCLLLLLHHLHLHLHHLH5. 다음 그림 8.5에 나타난 회로를 구성하고, 모든

리포트 | 9페이지 | 2,000원 | 등록일 2016.06.26

다운로드 장바구니
가산기 실험결과

실험은 가산기에 대한 회로를 구성하는 실험이었습니다. 첫 번째 실험은 반가산기 불 함수식의 회로에 대하여 검증하는 실험이었습니다. 이회로는 HA회로를 검증하는 실험으로 입력 A 입력 ... 째 실험은 전가산기의 동작을 검증하는 실험이었습니다. HA회로 2개를 연결하여 확장한 구조로서 1비트 입력A 입력B를 입력받아 하위 자리 올림수 CARRY 와 가산하여 SUM ... 과 CARRY를 출력하는 것이다. 이 실험값도 이론 값에 부합하는 만족스러운 결과를 나타냈다.5. 감산기2진수의 뺄셈은 보수를 구한 후, 가산기를 이용하여 구하는 것이 일반적이다. 그러나

리포트 | 5페이지 | 1,000원 | 등록일 2011.04.20

다운로드 장바구니
기본 논리 함수 및 gate와 가산기 예비 report

및 gate와 가산기2. 실험 목적? 기본논리소자를 이용하여 조합논리 회로를 구성하고 기본논리 특성을 이해한다.? 몇 개의 IC들의 논리도 및 핀 접속도를 참조하여 각 gate ... 의 입출력 관계를 알아본다.? AND OR NOT NAND NOR GATE의 실습회로를 구성하고 진리표를 만들 수 있다.3. 실험 장비 및 재료· 전원 : +5Vdc 전원· 계측기 ... : Oscillscope, 함수발생기· 저항 : 1/4W 330Ω(4개), 1KΩ(4개), 5.6KΩ(2개)· 스위치 : 4회로 DIP 스위치(건반형)· 커패시터 : 0.1μF

리포트 | 9페이지 | 2,000원 | 등록일 2016.06.26

다운로드 장바구니
[결과]실험3. 가산기 & 감산기

3. 가산기 & 감산기1. 실험과정 및 결과?실험1. 반가산기INPUTOUTPUTABSC*************101- 이번 실험은 XOR gate와 AND gate를 이용 ... 하여 반가산기를 구성해보고 A와 B의 입력 값에 따른 출력 값 S와 C를 알아보는 실험이었다. AND gate는 입력이 둘 다 1일 때만 논리 값 1을 출력하고 나머지 경우에는 0 ... 을 출력하는 특성을 가지고 있다. 반가산기는 그 특성을 이용하여 XOR gate의 출력 S는 2진수를 더한 값을 나타내고 AND gate의 출력 C는 2진수의 자리 값 carry-out

리포트 | 6페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
가산기와 감산기

가산기와 감산기2003172157 장영준 2004164048 이덕명 2004172008 권순창가산기와 감산기1. 반가산기 2. 전가산기 3. 반감산기 4. 전감산기1. 반가산기반 ... 가산기는 이진수의 한자리수를 연산하고, 자리올림수는 자리올림수 출력(carry out)에 의하여 출력한다. AND, OR, NOT의 세가지 종류의 논리회로만으로 구성할 수 있다. ... - 반가산기는 하위 자리에서의 캐리가 없지만, 전가산기는 하위자리에서 캐리를 받아서 셈한다. - 반가산기는 2진수를 더할 때 최하위 자리의 덧셈을 할 때 사용하고, 그 이후

리포트 | 27페이지 | 1,500원 | 등록일 2009.10.04

다운로드 장바구니
자판기설계(가산기 이용)

가산기를 이용한 자판기 설계입니다.한번의 버튼입력(푸시버튼)으로가산기의 덧셈,뺄셈 제어와D플립플롭의 클럭(CLK)제어까지 모두 되는 설계작품입니다.단계별로 회로도 설명이 되어있 ... 2. 아이디어 구상과정연산부감가산기회로(Adder-Subtrator)S=0 → 덧셈회로S=1 → 뺄셈회로

리포트 | 17페이지 | 2,000원 | 등록일 2012.01.07

다운로드 장바구니
4가산기, 5장 감산기

실험 4. 가산기1. 그림 4.1의 회로를 구성하고, 측정된 전압을 표 4.3에 기입하시오.그림 4.1PSPICE 시뮬레이션 결과*실험결과* 표 4.3ABSC ... 0000000000101000101000011110010001001010010110110011110110001001001110101001010110011100110110110111100011111011실험 5. 감산기 예비 레포트[목적]1. 반감산기와 전감산기의 원리 이해한다.2. 감산기의 동작을 실험을 통하여 확인한다.[기본이론]1. 반감산기(Half ... 을 알 수 있다. 이와 같은 과정을 수행하는 장치를 반감산기라 한다. 반감산기의 진리표와 논리도를 표 5.1과 그림 5.2에 나타내었다. 피감수 x 와 감수 y에 의하여 얻어진 차

리포트 | 7페이지 | 2,000원 | 등록일 2012.12.10

다운로드 장바구니
가산기,감산기 회로 실험(결과)

? 실험 결과- 실험 결과(1) 실험 1 : 반가산기의 실험표 5-5 실험 결과(입력 5V)입력신로출력신호A(피가수)B(가수)S(합)C(자리올림수)0000.01014.930104 ... .950.011105(2) 실험 2 : 전가산기의 실험표 5-6 실험 결과(입력 5V)입력신호출력신호A(피가수)B(가수)Cin(자리올림수)S(합)Cout(자리올림수 ... 000000010050100050110005001010011000101000111055- 실험 사진? 고찰(1) NAND(7400) 게이트 소자를 이용하여 반가산기 회로를 구성하여 츨정후 진리표를 작성해 보아라.(2) NOR(7402) 게이트 소자를 이용

리포트 | 9페이지 | 2,000원 | 등록일 2012.10.11

다운로드 장바구니
가산기,감산기 회로 실험(예비)

? 실험 제목 : 가산기?감산기 회로 실험? 실험 일자 : 2011년 9월 20일 화요일? 실험 목적- 반가산기와 전가산기의 논리와 회로를 이해한다.- 가산기와 감산기의 통합 ... 회로를 할 수 있는 능력을 배양한다.? 실험관련 이론- 반가산기(HA : half adder)2개의 2진수 A와 B를 가산하여 그 합의 출력 S(sum)와 윗자리오의 자리올림 수 ... (carry) 출력 C를 얻는 논리회로를 반가산기라 한다.S = A'B + AB‘ = ABC = A?B입력신로출력신호A(피가수)B(가수)S(합)C(자리올림수

리포트 | 6페이지 | 2,000원 | 등록일 2012.10.11

다운로드 장바구니
[예비]실험3. 가산기 & 감산기

3. 가산기 & 감산기?실험목적1. Logic gate를 이용해서 가산기(adder)와 감산기(subtracter)를 구성한다.2. 디지털 시스템의 기본 요소인 가산기와 감산기 ... 의 기본 구조 및 동작원리를 이해한다.?실험이론? 반가산기(Half Adder)- XOR gate는 두 개의 입력이 다를 때 논리 값 1을 출력하고 두 개의 입력이 같으면 0을 출력 ... 하는 특성을 가지고 있다. AND gate는 입력이 둘 다 1일 때만 논리 값 1을 출력하고 나머지 경우에는 0을 출력하는 특성을 가지고 있다. 반가산기는 그 특성을 이용

리포트 | 4페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
병렬 가산기 설계 예비보고서

1. 실험 목표 - VHDL 라이브러리의 기본적인 문법을 이해하고, 전가산기를 이용하여 병렬가산기를 설계한다.2. 예비 이론 ※ signal과 variable의 차이(1 ... 면 다음과 같다. - 계산 결과가 9를 초과하면 결과값에 6(0110)을 더한다. - 실험 2. 10비트 병렬 가산기를 설계하시오. (1) VHDL 코딩 1) 방법1

리포트 | 5페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니

이전10개 4 5 6 7 8910 11 12 13 다음10개

파워링크

신청하기