가산기와 감산기
- 최초 등록일
- 2009.10.04
- 최종 저작일
- 2008.11
- 27페이지/ MS 파워포인트
- 가격 1,500원
소개글
가산기와 감산기에 대한 발표자료
Truth Table & 측정값 ,pspice 구현 회로도, 카르노맵 포함
목차
1. 반가산기
Truth Table & 측정값 ,pspice 구현 회로도, 카르노맵
2. 전가산기
Truth Table & 측정값 ,pspice 구현 회로도, 카르노맵
3. 반감산기
Truth Table & 측정값 ,pspice 구현 회로도, 카르노맵
4. 전감산기
Truth Table & 측정값 ,pspice 구현 회로도, 카르노맵
본문내용
1. 반가산기
반가산기는 이진수의 한자리수를 연산하고, 자리올림수는 자리올림수 출력(carry out)에 의하여 출력한다. AND, OR, NOT의 세가지 종류의 논리회로만으로 구성할 수 있다.
- 반가산기는 하위 자리에서의 캐리가 없지만, 전가산기는 하위자리에서 캐리를 받아서 셈한다.
- 반가산기는 2진수를 더할 때 최하위 자리의 덧셈을 할 때 사용하고, 그 이후부터는 전가 산기를 사용한다.
- 반가산기는 2개의 입력과 2개의 출력을 필요로 한다.
회로구성
XOR GATE(7486)와 AND GATE(7408) IC를 이용하여 반가산기를 구성하였다.
GND와 Vcc=5V 를 설정하여 주었다.
참고 자료
없음