기초전자회로실험 예비보고서 - n-bit 이진가산기

목차

1. 실험에 관련된 이론
2. 실험회로 및 시뮬레이션 결과
3. 참고문헌

본문내용

1) XOR 게이트: N개의 INPUT중 홀수개가 참인 경우OUTPUT으로 참의 결과를 내놓는다. 진리표와 게이트 모양은 아래와 같다
논리식의 구현으로는 와 같이 표현할 수 있다.

2) 반가산기: 2진수 덧셈에서 두 개의 비트 A0와 B0을 더한 합S0와 자리올림C0을 출력하는 조합회로이다. 피가수(B)와 가수(A)두 개의 입력을 받고 두 개의 출력을 내보내는데 하나는 덧셈의 합(S) 그리고 하나는 덧셈의 자리올림(C)결과를 출력시킨다. 그러나 이 AND, OR, NOT 등을 사용한 간단한 회로에서는 더욱 하위에서의 자리올림을 처리하는 것이 불가능하므로 가산 회로로서는 불완전하여 이와 같은 회로를 반가산기라고 한다.

참고 자료

민상원, 『설계능력 향상을 위한 전기, 전자, 통신, 컴퓨터공학 기초전공실험, (2011년)