• 통합검색(851)
  • 리포트(818)
  • 시험자료(28)
  • 자기소개서(4)
  • 서식(1)

"가산기와 감산기" 검색결과 1-20 / 851건

  • 한글파일 가산기와 감산기
    결과 전가산기감산기 결과표 결과 및 토의 전가산기와 전감산기의 회로를 ... . 가산기는 2개의 반감산기를 이용해서 만들 수 있고 감산기는 2개의 반감산기 ... 1)AND, OR, 그리고 XOR 게이트를 이용한 전가산기 입력 출력 ... XOR게이트 전감산기 회로 입력 출력 X Y Z D B 0 0 0 1 ... 후 올바르게 회로를 구성하니 출력이 잘 나왔다. 전가산기의 입력 A, B
    리포트 | 3페이지 | 2,000원 | 등록일 2019.06.25
    다운로드 장바구니
  • 한글파일 가산 감산
    목적 -가산기와 감산기가 무엇인지 이해한다. -가산기와 감산기의 동작 ... REPORT 제목 : 가산기&감산기 수강과목 : 기초전자실험2 1.실험 ... 시트 -브레드 보드 -DIP 스위치 4.실험 절차 및 결과 가산기&감산기 ... 80.0mV 1 1 80.0mV 5.201V 가산기&감산기 실험-#2(전가산기 ... 5.201V 1 1 1 5.201V 80.0mV 가산기&감산기 실험
    리포트 | 8페이지 | 2,000원 | 등록일 2018.11.02 | 수정일 2019.07.13
    다운로드 장바구니
  • 한글파일 가산기와 감산기
    가산기와 감산기, 4비트 2진 비교 실험 ● 실험 목적 - 반가산기 ... , 반감산기, 전가산기, 전감산기 회로를 만들어 보고, 정상 동작 하는지 ... 해야 함을 알게 되었습니다. - 감산기, 가산기의 원리를 이해하고 반가산기 ... 를 만들어 진리표를 만들고, 출력 상태를 기록한다. ① 반가산기 설계 ... 더하여 Sum과 Carry를 구하는 논리회로이다. ② 반감산기 설계
    리포트 | 7페이지 | 1,000원 | 등록일 2017.06.07
    다운로드 장바구니
  • 워드파일 가산 감산 실험보고서 (예비, 결과)
    감산기와 전감산기의 논리와 회로를 이해한다. 가산기와 감산기의 통합 회로를 ... 와 전감산기의 논리와 회로를 이해한다. 가산기와 감산기의 통합 회로를 할 수 ... 이해한다. 가산기와 감산기의 통합 회로를 할 수 있는 능력을 배양한다 ... 제출일 : 2017. 10. 06 실험 제목 : 가산기·감산기 회로 실험 ... . 전가산기의 논리식 반감산기 피감수, 감수 두 개의 input을 받아
    리포트 | 15페이지 | 1,500원 | 등록일 2018.11.10
    다운로드 장바구니
  • 한글파일 가산기와 감산기
    와 전감산기의 원리를 이해한다. (3) 가산기와 감산기의 동작을 ... 1. 목적 (1) 반가산기와 전가산기의 원리를 이해한다. (2) 반감산기 ... 의보수인 1001로 바꾸면 -가 +로 바뀌므로 전감산기가 전가산기 ... . 2. 이론 내용 (1) 반가산기 (half adder) 2진수로 표시된 ... 2개의 수를 합해서 얻어진 가산기를 반가산기라 합니다. 이 때 2개의 수
    리포트 | 14페이지 | 1,500원 | 등록일 2016.11.10
    다운로드 장바구니
  • 한글파일 논리회로실험. 실험3. 가산 & 감산
    결선도> - 반감산기와 전감산기는 반가산기와 전가산기의 회로에 NOT ... _산기와 전가산기, 반감산기와 전감산기를 조합해 2비트 전가산기, 전감산기 ... 것을 확인했다. 감산기의 경우에도 마찬가지였다. 특히 가산기에 NOT ... 있다는 것을 확인했다. 가장 단순하게는 감산기가산기는 2진수 계산 ... 처리를 할 수 있다. 이번 실험에서는 특히 2비트 전감산기와 전가산기
    리포트 | 14페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02
    다운로드 장바구니
  • 한글파일 [mahobife]디지털회로실험 가산기와 감산기 회로 예비보고서입니다.
    7. 가산기와 감산기 회로 8. 가/감산기 회로 예비보고서 조교님 ... 실험 4. 가산회로와 감산회로의 조함 5. 제어신호에 의한 가산기와 감산기 ... 병렬 가산기와 2의 보수를 이용한 병렬 감산기를 제어할 수 있는 ... 출력의 전압을 측정한다. 가산기와 감산기에 대한 지식을 충분히 숙지하여 ... 실험 2. 감산기 회로 설계 및 실험 3. BCD 가산기 회로 설계 및
    리포트 | 9페이지 | 900원 | 등록일 2017.10.09 | 수정일 2017.12.09
    다운로드 장바구니
  • 한글파일 [디지털 논리회로 실험] 7장. 가산기와 감산기 결과레포트
    논리회로실험 A반 결과 7장 가산기와 감산기 5조 이름 학번 실험일 ... 전가산기 회로 다음 전가산기 회로를 결선하고, 출력 S와 C _{a}을 ... 0 1 1 1 - 측정결과에 대한 검토 및 고찰 내용 - 전가산기 ... +1=10이므로 자리올림 BO=1, S=0이다. 실험 7.5 반감산기 회로 ... (XOR 사용) 다음 반감산기 회로를 결선하고, 출력 D와 B _{0}을
    리포트 | 2페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2017.10.17
    다운로드 장바구니
  • 한글파일 [mahobife]디지털회로실험 가산기와 감산기 회로 결과보고서입니다.
    7. 가산기와 감산기 회로 6. BCD 검출 회로 결과보고서 조교님 ... 실험 2. 감산기 회로 설계 및 실험 3. BCD 가산기 회로 설계 및 ... 실험 4. 가산회로와 감산회로의 조함 5. 제어신호에 의한 가산기와 ... 제출일 학 과 학 년 학 번 성 명 Ⅰ. 목적 1. 가산기 회로 설계 및 ... 감산기 동작 Ⅱ. 데이터 1. BCD 2, 8, 9 검출 설계 카르노
    리포트 | 7페이지 | 1,000원 | 등록일 2017.10.09 | 수정일 2017.10.11
    다운로드 장바구니
  • 한글파일 가산기와 감산기 회로 레포트
    가산기와 감산기 회로 1. 실험목적 ① 가산기 회로 설계 및 실험 ... )실험 (1) 실험(4)실험 (3) 5.고찰 이번 실험은 가산기와 감산기 ... ② 감산기 회로 설계 및 실험 ③ BCD 가산기 회로 설계 및 실험 2 ... 소요되는데, 그래서 주로 병렬 가산기를 쓴다. 전감산기의 경우, 전가산기 ... 이유는 컴퓨터처럼 가산기, 감산기 논리회로가 설계된 기계에서 뺄셈을
    리포트 | 5페이지 | 1,000원 | 등록일 2019.06.21
    다운로드 장바구니
  • 한글파일 연산증폭를 이용한 가산기와 감산기
    실험 제목 : 연산증폭를 이용한 가산기와 감산기 1. 실험목적 연산 ... 증폭를 이용한 가산기와 감산기의 동작을 설명하는 데에 있다. 연산증폭 ... , 오실로스코프, 브래드보드 4. 참고문헌 구글, ‘가산기증폭, 감산 ... 할 수 있는 스케일리가산기로 구성이 가능하다. 스케일링 가산기의 대표적인 ... 는 여러 신호들의 가산이나 감산에 사용될 수 있으며 아날로그 컴퓨터에
    리포트 | 4페이지 | 1,500원 | 등록일 2018.12.05
    다운로드 장바구니
  • 파워포인트파일 디지틀 논리회로 실험6 가산기와 감산기
    실험 6. 가산기와 감산기 실험 목적 실험목적 반가산기와 전가산기 ... 의 원리를 이해한다 . 반감산기와 전감산기의 원리를 이해한다 . 가산기와 감산기 ... 사용해 2 의 보수를 이용한 2 진 4bit 전감산기와 전가산기를 구성한다 ... 가산기 회로 2 의 보수를 이용한 2 진 4bit 전감산기와 전가산기 ... 결과분석 및 결론 먼저 반가산기와 전가산기를 구성해보았고 반감산기와 전가산기
    리포트 | 13페이지 | 900원 | 등록일 2019.10.03
    다운로드 장바구니
  • 한글파일 연산증폭를 이용한 가산기와 감산기
    실험 제목 : 연산증폭를 이용한 가산기와 감산기 1. 실험 목적 ... 연산증폭를 이용한 가산기와 감산기의 동작을 설명하는 데에 있다. 연산증폭 ... 이상의 값은 무시되는 결과를 볼 수 있었다. 실험에서 가산기와 감산기 회로와 ... .1 가산기 기본회로 기본회로 1. 입력파형과 출력파형 측정 파형 ... 20kΩ 일 때 출력 파형****** 출력파형 Vout=8V 2.1 감산기
    리포트 | 5페이지 | 1,500원 | 등록일 2017.12.19 | 수정일 2018.02.07
    다운로드 장바구니
  • 한글파일 가산, 감산 실험 결과보고서
    7장 가산기, 감산기 (결과 보고서) 1.실험목적 ... ) 검출로 부호화 수의 가산기 설계를 완성한다. 2.자료 및 관찰 책의 ... 가산기 1개를 사용하였다. (B3B2B1B0)에 9(1001)를 입력하고 ... 와 가산기를 이용하여 4비트 2진수를 Excess-3 코드로 변환하는 ... - 가산?감산 연산을 구현해본다. - 4비트 2진수 Excess-3 코드로
    리포트 | 3페이지 | 800원 | 등록일 2016.06.30
    다운로드 장바구니
  • 한글파일 7. 가산감산예비보고서
    전자 회로 실험 Ⅱ OP-Amp 실험 회로 가산기/감산기 예비 보고 ... ) 가 되어 V1과 V2의 전압이 음이냐 양이냐에 따라서 가산기가 되기도 하고 감산기가 되기도 한다. ... 서 1. 실험 목적 아날로그 가산기에 대한 회로 동작을 습득한다. 2. 실험 ... 이론 1) 가산기 중첩의 원리(Superposition's ... . 3. Pspice 시뮬레이션 1) 가산기 - Vin = V1 = 3V
    리포트 | 3페이지 | 800원 | 등록일 2015.11.29
    다운로드 장바구니
  • 한글파일 디시설 - 전가산, 전감산 설계
    결과 보고서 ( 전가산기, 전감산기 설계 ) 제목 전가산기, 전감산기 ... 설계 실습 목적 전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 ... . ? QuartusⅡ을 이용한 전가산기, 전감산기 구현을 숙달할 수 있었다. 고찰 전가산기 ... 한다. 그리고 감산한 결과와 위에서 빌린 수를 나타내야 한다. 전가산기 ... , 전감산기 설계 과정을 통해 조합논리회로를 VHDL로 설계하는 방법에
    리포트 | 9페이지 | 1,000원 | 등록일 2019.07.20
    다운로드 장바구니
  • 한글파일 가산, 감산 설계
    6. 고찰 이론으로 헷갈리던 가산기와 감산기를 실험으로 직접 해보니 ... 5. 실험 결과 6. 고찰 1. 실험 제목 ① 반가산기 ② 반감산기 ... ③ 전가산기 ④ 전감산기 2. 실험 목적 가산기, 감산기의 원리를 이해하고 ... , 가산기, 감산기 회로를 설계하여 동작 특성을 확인한다. 가산기, 감산기 ... 감산기의 정의를 많이 찾아보는 과정이 되었다. 가산기는 덧셈 회로이고 반가산기
    리포트 | 16페이지 | 1,500원 | 등록일 2020.11.15
    다운로드 장바구니
  • 한글파일 아주대 논리회로 실험 예비3 가산 감산 adder subtractor
    실험목적Logic gate 를 이용해서 가산기(adder) 와 감산기 ... 감산기의 기본 구조및 동작원리를 이해한다.실험이론가산기 - 반가산기 ... (substractor)를 구성한다.디지털 시스템의 기본 요소인 가산기와 ... ‰ 반가산기(half adder) 회로는 2진수 덧셈에서 맨 오른쪽 자리를 ... (carry)가 없으며 이런 경우 반가산기를 사용한다.
    리포트 | 8페이지 | 1,000원 | 등록일 2016.12.24
    다운로드 장바구니
  • 한글파일 [디지털 논리회로 실험] 8장. 보수와 병렬 가, 감산 결과레포트
    논리회로실험 A반 결과 8장 보수와 병렬 가?감산기 5조 이름 학번 ... 74LS83 실험 8.3 2의 보수를 이용한 4비트 2진 가?감산기 ... 다음과 같이 4비트 병렬 2진 가?감산기 회로를 결선하고, 출력 값을 ... 출력된다. 이때 C _{4}는 자리 올림값이다. SW에 Y를 연결한다면 감산기 ... _{3}B _{2}B _{1}이 된다. 실험 8.4. BCD 가산기
    리포트 | 3페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2017.10.17
    다운로드 장바구니
  • 한글파일 디시설 - 4비트 가산감산 , BCD 가산
    결과 보고서 ( 4비트 가산/감산기 , BCD 가산기 ) 제목 4비트 ... 가산/감산기 , BCD 가산기 실습 목적 BCD는 디지털에서 사용하는 2 ... 비트 가산기/감산기에서 입력이 다음 표와 같을 때 FND에 나타나는 출력 ... 과정을 실습한다. 실습 내용 실습 결과 4비트 가산기 VHDL코드 - 코드 ... 비트 가산기 결과 3, 3 입력 15, 3 입력 15, 7 입력 9, 9
    리포트 | 10페이지 | 1,000원 | 등록일 2019.07.20
    다운로드 장바구니