가산기,감산기 회로 실험(결과)
- 최초 등록일
- 2012.10.11
- 최종 저작일
- 2012.01
- 9페이지/ 한컴오피스
- 가격 2,000원
소개글
A+
목차
실험결과
고찰
응용 및 사례
본문내용
실험 결과
- 실험 결과
(1) 실험 1 : 반가산기의 실험
표 5-5 실험 결과(입력 5V)
(2) 실험 2 : 전가산기의 실험
표 5-6 실험 결과(입력 5V)
(3) 실험 3 : 반감산기의 실험
표 5-7 실험 결과(입력 5V)
(4) 실험 4 : 전감산기의 실험
표 5-8 실험 결과(입력 5V)
(5) 실험 5 : 전가감산기 실험
표 5-9 Con이 ‘0’이 입력될 때 전가감산기의 실험 결과
고찰
(1) NAND(7400) 게이트 소자를 이용하여 반가산기 회로를 구성하여 츨정
후 진리표를 작성해 보아라.
(2) NOR(7402) 게이트 소자를 이용하여 반가산기 회로를 구성하여 측정
후 진리표를 작성해 보아라.
(3) 반가산기를 구성할 때 어떤 게이트를 이용하여 구성하고 있는지 설명
하여라.
(4) 전가산기에서 덧셈을 할 때 아랫자리에서 발생하는 자리올림수(carry)
를 고려하는 이유는 무엇인지 설명하여라.
아랫자리에서 발생한 자리올림수를 그 윗자리수에 더해주어야만 정확
한 값을 얻을 수 있다. 고려하지 않는다면 아랫자리에서 0과 0을 더한값
과 1과 1을 더한값을 구분하지 못할 것이다.
(5) 전가산기를 반가산기로 변환할 때 추가되는 게이트와 전체 몇 개로 구
성되는지 설명하여라.
반가산기를 합쳐서 전가산기를 만드는 것으로 알고있는데, 역으로 변환
할 때는 제거해야되는 것아닌가요? 문제이해가 잘 되지 않습니다.
참고 자료
http://blog.naver.com/gpzz15?Redirect=Log&logNo=150094778411