"가산기"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

가산기와 감산기 전전설2 연산증폭기 보험심사관리사 감산 증폭기 전가산기 중앙대 2 bit adder 8비트 병렬가산기 반전 증폭기

판매자 표지는 다운로드시 포함되지 않습니다.

"가산기" 검색결과 141-160 / 11,079건

디지털 IC; 2진가산과 전가산기 결과

디지털 IC: 2진 가산과 전가산기실험목적1. 2진 가산의 법칙을 배운다.2. 10진수의 2진 변환과 2진수의 10진수 변환을 이해한다.3. 배타적-OR(Exclusive-OR ... ) 게이트의 특성을 이해한다.4. IC 논리블록을 사용하여 전가산기를 구성한다.실험 데이터실험1(전가산기)전가산기 회로S _{A}S _{B}S _{C}+5V10K10K10K+5V+5 ... V1K1KREDSUMGREENCARRY*************127432374087486*전가산기논리입력출력ABC합캐리

리포트 | 3페이지 | 1,000원 | 등록일 2017.10.11 | 수정일 2017.10.27

다운로드 장바구니
2.가산증폭기

가산기회로(Sum Circuit)1.실험 목적연산증폭기를 이용한 2입력 가산기 회로의 동작을 이해한다.2.기본 이론가산기회로는 2개 이상의 신호전압을 대수합또는 차를 얻는 회로 ... .5배로 증폭하면 0~10[V]의 신호전압을 얻을 수 있을 경우 가산기 회로의 응용을 생각할 수가 있다.가산 및 감산할 신호전압의 양은 몇 개가 있더라도 전부 저항을 통하여 병렬 ... 로 연결하면 되며, 입력 신호전압의 기준점은 회로에 의해 공통으로 접지점이 구성되어야 한다.그림 2.1은 가산기의 기본회로이다. 이그림에서는,,까지 3개의 신호전압이 저항,,을 통하

리포트 | 18페이지 | 1,000원 | 등록일 2012.08.05

다운로드 장바구니
판매자 표지

시뮬레이션pspice (NOR AMD 게이트, 7-세그먼트,4비트 병렬가산기, 두자리 BCD 가산기, 2진 하진 DA 변환기, ADC0804를 이용한 AD 변환), Timer 소자 회로 실험, 두자리 BCD 가산기

(0)이 들어간 것이다. 결국, 십의 자리는 6 일의 자리는 3을 출력한다.① 실험 117 < 2진 하진 DA 변환기 >② 실험 120 < ADC0804를 이용한 AD 변환

리포트 | 9페이지 | 2,000원 | 등록일 2019.06.23

다운로드 장바구니
디지털회로실험 텀프로젝트 3비트 가산기를 이용한 7세그먼트 디스플레이

1. 기초 이론1.1. 가산기가산기에는 반가산기와 전가산기의 두 종류가 있다. 그리고 두 개의 반가산기를 이용하여 전가산기를 구성할 수 있다.1.1.1. 반가산기반가산기는 두 개 ... 가 한정되므로 자리올림수(carry)를 고려하여야 한다.반가산기는 1자리의 2진수를 더하는 회로0 + 0 = 00 + 1 = 11 + 0 = 11 + 1 = 1 0출력 두 자리 중 ... 상위 자리를 캐리(carry), 하위 자리를 합(sum)이라 한다.다음은 반가산기의 진리표와 회로도이다.[그림 1] 반 가산기의 진리표와 회로도[그림 2] XOR에 의한 반가산기1

리포트 | 9페이지 | 10,000원 | 등록일 2020.04.21 | 수정일 2022.11.11

다운로드 장바구니
실험6. 반가산기와 전가산기 예비

실 험 목 적◎ 반가산기와 전가산기의 원리를 이해한다.◎ 가산기를 이용한 논리회로의 구성능력을 키운다.□ 이 론2진수 체계는 모든 디지털 시스템의 기초이다. 디지털 회로 ... (Carry=1)2진 덧셈을 살펴보면 2-입력(A,B)의 논리회로는 exclusive-OR 게이트와 같은 출력을 나타낸다. 따라서 exclusive-OR 게이트는 때때로가산기라 불린다 ... 두 출력을 동시에 나타내는 회로를 반가산기라 하며 논리식은 다음과 같다.ABSC*************101그림 1A. B 두 입력 외에 앞단으로부터 1개의 자리올림수도 동시

리포트 | 5페이지 | 1,000원 | 등록일 2013.02.02

다운로드 장바구니
실험6. 반가산기와 전가산기 결과

실 험 목 적◎ 반가산기와 전가산기의 원리를 이해한다.◎ 가산기를 이용한 논리회로의 구성능력을 키운다.□ 실 험 개 요 및 이 론2진수 체계는 모든 디지털 시스템의 기초이 ... 는 때때로가산기라 불린다. exclusive-OR 동작은또한 2 덧셈법(modulo=2 addition) 이라고도 불린다.두 개의 2진수 A와 B를 더하면, 그 합 S와 자리올림수 C ... 가 발생하는 데 이 때 두 출력을 동시에 나타내는 회로를 반가산기라 하며 논리식은 다음과 같다.ABSC*************101그림 1A. B 두 입력 외에 앞단으로부터 1개

리포트 | 5페이지 | 1,000원 | 등록일 2013.02.02

다운로드 장바구니
가산기(Adder)

.AbstractHalf Adder, Full Adder, Digit Adder, 2 Digit Adder를 구성하여, 반가산기, 전가산기, 디지트 가산기의 동작을 확인하고, DE2 보드 상 ... 캐리는 현재의 두 디지트와 함께 3개의 디지트가 더해진다. 이와 같이 세 개의 비트의 덧셈을 진행하는 조합회로를 전가산기(Full Adder)라 하고, 캐리를 생각하지 않고 다만 두 ... 개의 비트만을 더하는 조합회로를 반가산기(Half Adder)라 한다.※ Half Adder(반가산기, HA)반가산기는 두 2진수의 합을 생성하는 산술 회로로서, 입력변수는 더

리포트 | 32페이지 | 3,000원 | 등록일 2010.10.16

다운로드 장바구니
가산기와 감산기

실험3. 가산기와 감산기(2) 반가산기를 이용하여 전가산기를 구성하고 그 결과를 확인하라.입력출력xyzCS0*************10111010001101101101011111 ... 왼편과 같이 0V 가 나온다=>C0(≒0V)=논리적 0=>다량의 사진을 찍지 못하여 일부사진만을 첨부 하겠습니다.이번 실험은 logic gates를 이용하여 전가산기와, 전감산기 ... 를 구성하여 동작해보고, 이를 응용하여 2-bit 평행 가산기를 구성하여 이를 동작해봄으로써 가산기와 감산기의 기본 구조 및 동작원리를 이해하는 실험이었습니다.(1)~(5)번 실험중

리포트 | 13페이지 | 1,000원 | 등록일 2010.12.20

다운로드 장바구니
가산기

실험 2. 가산기1. 이 론2. 예비보고서(1) 앞에서 설명한 방법을 쫓아서 그림 5의 반 가산기를 8개의 2입력 NAND 게이트만으로 설계하라. 또 NAND 게이트 두 개 ... 에 대한 pin 구성도를 크게 그리고 반 가산기 실현을 위한 pin 연결도를 그려라.그림 5. 반 가산기(2) 앞 1번과 마찬가지로 NAND 게이트만으로 전가산기를 실현하기 위한 pin ... 연결도를 그려라.(3) 2진 전 가산기 TTL 칩(74LS293)을 인터넷에서 찾고 pin 구성도를 그려라.connection diagram dip(top view)logic s

리포트 | 14페이지 | 1,000원 | 등록일 2008.09.26

다운로드 장바구니
가산기 및 혼합기 결과보고서

제목 : 가산기 및 혼합기1. 측정값1-1. 가산기■회로 내의 직류전압을 측정하여 표에 기입하여라.V1V2핀 2핀 3핀 6+V-V계 산 값0.0V0.0V≒0.0V≒0.0V+12V ... . 결과에 대한 고찰■이번 실험은 연산증폭기를 이용하여 가산기와 혼합기를 만들어 보는 실험이었습니다. 연산증폭기에 대해서는 전자회로 시간에 자세하게 배워서 실험이 쉽게 이해 ... 되었습니다. 첫 번째 실험은 가산기에 대한 실험이었습니다. 가산기는 수업시간에도 배운 내용이었습니다. 연산증폭기의 - 단자에 전압이 병렬로 여러 개 연결이 되면 출력에는 그 전압들의 합이 출력

리포트 | 2페이지 | 1,500원 | 등록일 2014.11.29

다운로드 장바구니
가산기 및 혼합기 예비보고서

제목 : 가산기 및 혼합기■관련이론①가산기 회로위 그림이 가산기 회로라고 합니다. 점 A에서 전류법칙(KVL)을 적용하고, 세 개의 저항치가 서로 동일한 경우를 가정하면,V ... _{o} =-(V _{1} +V _{2} )가 얻어집니다. 식 (3)을 보면, 출력전압은 두 입력전압의 합과 같습니다. 따라서 위 그림의 회로를 가산기 회로라고 부릅니다. 위 식 ... 은 전체 응답은 부분응답의 합과 같다는 중첩의 원리를 나타내는 식이기도 합니다. 위의 그림은 더 위의 그림에 보인 가산기 회로입니다. 입력 V1 은 진폭이 5[V]이고 주파수가 100

리포트 | 4페이지 | 1,500원 | 등록일 2014.11.29

다운로드 장바구니
가산기, 감산기

디지털 논리 회로 1학년 2학기 4. 조합 논리 회로 1. 가산기와 감산기 ( / )반가산기와 전가산기의 구조와 원리를 설명할 수 있다. 반감산기와 전감산기의 구조와 원리를 설명 ... 할 수 있다. 설계된 가산기와 감산기를 실험하여 동작 원리를 설명할 수 있다.1. 가산기가산기의 종류 : 반가산기, 전가산기, n비트 가산기반가산기 : 2개의 2진수를 덧셈(2개 ... 비트 덧셈 수행) 전가산기 : 자리올림 수도 포함하여 2개의 2진수를 덧셈(3개 비트 덧셈 수행) n비트 가산기 : n비트로 이루어진 2개의 2진수를 덧셈반가산기두 비트를 덧셈

리포트 | 31페이지 | 2,500원 | 등록일 2010.11.20

다운로드 장바구니
결과-전가산기

★실험과정(1) C언어로 2-bit 전가산기 프로그램을 작성한다.(2) 프로그램을 다 작성했다면 Build 명령을 통해 소스파일을 컴파일/링크한다. 에러가 발생했다면 프로그램 ... 을 다시 수정하고 컴파일/링크 과정을 반복한다.(3) hex 파일을 이용하여 롬라이터에 다운로드하여 하드웨어의 동작을 확인한다.(4) 전가산기의 회로도를 보고 구성한 회로에 연결 ... 하여 전가산기의 기능을 본다.(5) 위에서 행한 실험의 결과 값을 작성한다.★관련이론전가산기는 3개의 입력 비트들의 합을 계산하는 조합회로이다. 전가산기는 3개의 입력과 2개의 출력

리포트 | 10페이지 | 1,000원 | 등록일 2013.05.24

다운로드 장바구니
op-amp를 이용한 가산기, 감산기 설계

1. 실험결과1) 가산기R4Vout max[V]1kΩ-6.3092kΩ-7.4593kΩ-12.1622) 감산기R4Vout max[V]1kΩ-1.9402kΩ-3.8803kΩ-5 ... .8272. 결과분석1) 가산기R4Vout[V]전압이득(측정값) [V]전압이득(계산값) [V]오차 (%)1kΩ-6.309-0.971-1-2.91.2kΩ-7.459-1.148-1.2-4 ... )} over {-2} %=-6.45%2) 감산기R4Vout[V]전압이득(측정값) [V]전압이득(계산값) [V]오차 (%)1kΩ-1.940-0.97-1-32kΩ-3.880-1.94-2

리포트 | 7페이지 | 1,000원 | 등록일 2015.06.20 | 수정일 2015.08.25

다운로드 장바구니
VHDL을 이용한 가산기설계 2

VHDL을 이용한 가산기설계 2 B반 5조 2009312075 차승현 2013. 04. 10 Introduction 5주차 실습이었던 가산기 설계 실습은 저번 주 실험과 주제

리포트 | 19페이지 | 2,000원 (10%↓) 1800원 | 등록일 2014.06.10 | 수정일 2022.11.07

다운로드 장바구니
기초전자회로실험1 10주차 n-Bit 이진 가산기 예렙

5. n-Bit 이진 가산기 실험 목표 -XOR 게이트의 논리회로 동작을 이해할 수 있다 . -XOR, AND, OR 게이트 또는 NAND/NOR 범용 게이트를 이용하여 반가산기 ... 와 전가산기를 구성할 수 있다 . - 반가산기 하나와 (N-1) 개의 전가산기를 이용하여 n-bit 이진 가산기를 구성 할 수 있다 . 관련 이론 [ XOR] XOR 게이트는 수리 ... 논리학에서 주어진 2 개의 명제 가운데 1 개만 참일 경우를 판단하는 논리 연산 회로이다 . [ 반가산기 ] 반가산기 회로는 2 진수 덧셈에서 두 개의 비트 Ao 와 Bo

리포트 | 8페이지 | 1,500원 | 등록일 2020.10.07 | 수정일 2022.03.28

다운로드 장바구니
논리회로실험. 실험3. 가산기 & 감산기

분 흰색은A _{2} 좌측으로A _{1},B _{2},B _{1}이다. 따라서 경우의 수에 따라 알기 쉽게 회로를 구성하였다.- 발광 다이오드가 연결된 선은 위에서부터 전가산기 ... *************001000110110100001010101001100110111100100001010010111010100101110111000111101100111010111111104. 실험1 전가산기 결과 분석이번 실험에서의 2비트 전가산기는 2비트 수 두 개의 합을 계산하도록 설계한 회로이다. 즉 ... 다음의 계산을 수행하는 회로를 구성하였다.예비보고서에서 공부했던대로 반가산기는 맨 아래 비트의 합과 그것의 carry 발생 여부를 출력하는 회로이고, 전가산기는 두 비트와 밑의 자리

리포트 | 14페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
가산기와 감산기 실험

*실험 목적- 반 가산기와 전 가산기의 원리를 이해한다.- 가산기와 감산기의 동작을 확인한다..- 가산과 감산을 할 수 있는 회로를 설계하는 방법을 익힌다.*사용기기 및 부품 ... 가산기2 진수로 표시된 두 개의 수를 합해서 얻어진 가산기를 반 가산기라 한다. 이 때 두 개의 수 A, B를 합해서 나온 합과 자리올림이 발생한다. 이와 같은 진리를 만족하는 표 ... 는 표 6-1과 같다.표 6-1의 진리표를 만족시키는 논리식은 식 (6-1), (6-2)와 같다.이 논리식을 만족시키는 회로가 그림 6-1의 반 가산기 회로이며, 그림 6-2는 이

리포트 | 7페이지 | 1,000원 | 등록일 2011.09.06

다운로드 장바구니
[기초회로실험] 전가산기(Full Adder) 결과보고서

기초회로실험I결과보고서전가산기의 설계서론전가산기 (Full adder)2진 숫자(비트)를 덧셈하기 위한 논리 회로의 하나. 온 덧셈기라고도 한다. 전가산기는 3개의 디지털 입력 ... 합과 새로운 자리 올림수(result carry)를 생성한다.전가산기의 진리표 (Truth table)Karnaugh MapABC*************11010ABC ... 000111100001010111합(Sum) 자리올림(Carry)전가산기 논리식Sum bit :Carry-out:논리회로출처: [네이버 지식백과] 전가산기(IT용어사전, 한국정보통신기술협회

리포트 | 5페이지 | 1,000원 | 등록일 2018.05.18

다운로드 장바구니
기본 선형 증폭기, 가산기, 미분기, 적분기 결과 report

증폭기, 가산기, 미분기, 적분기2. 결과 분석1. 그림 13.1의 회로를 구성하고 파형 발생기는 1.5VPP, 400Hz의 정현파를 발생하도록 하라. Oscilloscope ... 파형이므로 1.0VPP, 500Hz의 정현파의 모습을 볼 수 있었고,V_0은 가산기를 통과한 것이기 때문에R_1과R_2의 가산을 한 출력 파형을 볼 수가 있었다.7. 그림 13.4 ... 되었다.V_1은 입력 파형이므로1.0V_p-p~, 500Hz의 정현파가 나왔으며,V_0은 가산기를 통과한 것이기 때문에R_1과R_2의 가산을 한 출력 파형이 출력되었다.9. 그림

리포트 | 9페이지 | 2,000원 | 등록일 2015.11.01

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기