[예비]실험3. 가산기 & 감산기

목차

1.실험목적
2.실험이론
3.실험부품
4.실험과정 및 예상 결과
5.참고자료

본문내용

➀실험목적
1. Logic gate를 이용해서 가산기(adder)와 감산기(subtracter)를 구성한다.
2. 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작원리를 이해한다.

➁실험이론
⦁ 반가산기(Half Adder)

- XOR gate는 두 개의 입력이 다를 때 논리 값 1을 출력하고 두 개의 입력이 같으면 0을 출력하는 특성을 가지고 있다. AND gate는 입력이 둘 다 1일 때만 논리 값 1을 출력하고 나머지 경우에는 0을 출력하는 특성을 가지고 있다. 반가산기는 그 특성을 이용하여 XOR의 출력 S는 2진수를 더한 sum 값이고 AND gate의 출력 C는 2진수의 자리 값 carry-out을 표시하여 2진수 덧셈을 구현한 회로이다.
Boolean Equation은 가 된다.

⦁ 전가산기(Full Adder)

- 전가산기는 반가산기 2개와 OR gate를 이용하여 구성한다. XOR gate를 통하여 와 하위비트 합의 값이 출력된다. OR gate를 통하여 앞의 반가산기의 캐리 값과 뒤의 반가산기의 캐리 값이 전체 Carry out 값으로 출력된다.

참고 자료

http://www.datasheet.co.kr/
실험3 강의노트