4비트 병렬 가감산기, BCD 가산기

목차

1. 서론
1) 학습목표
2) 기본 이론

2. 본론
1) 병렬가감산기(parallel-adder/subtracter)
2) BCD가산기

3. 결론

본문내용

학습목표
• 반가산기, 전가산기의 동작을 이해하고 설계하는 방법을 알아본다.
• 이를 바탕으로 병렬 가․감산기를 설계하고 동작 특성을 이해한다.
• BCD 코드를 변환하는 회로 설계 방법을 알아본다.

기본 이론
• 반가산기와 전가산기
반가산기는 두 개의 2진수 한자리를 입력하여 합(sum : S)과 캐리(carry : C)를 구하는 덧셈회로이다. 하지만 덧셈할 때 아랫자리로부터 캐리를 고려하지 않기 때문에 완전한 덧셈이 어렵다. 이를 보완하기 위해 캐리를 고려하여 만든 덧셈회로가 전가산기로서 두 개의 2진수와 X, Y와 아랫자리로부터 올라온 입력캐리 Cin을 포함하여 한 자리 수 2진수 세 개를 더하는 조합논리 회로이다.

• 병렬가감산기
전가산기들을 병렬로 연결하여 여러 비트의 가산기를 만들 수 있으며 이것을 병렬가산기라 한다. 이를 이용하여 2의 보수 뺄셈도 가능하게 만들 수 있으며 회로는 다음과 같다.

참고 자료

없음