"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 561-580 / 2,110건

1장 오실로스코프와 함수발생기 사용법 예비

디지털공학실험- 1장, 오실로스코프와 함수발생기 사용법 예비보고서1. 목적오실로스코프와 함수발생기의 원리를 이해하고 그 작동 방법을 익힌다.2. 이론가. 오실로스코프 ... 출력 및 접지, 프로브를 오실로스코프 입력 회로에 전기적으로 일치시키는데 사용한다. 프로브 보정 접지 및 BNC 절연은 접지에 연결되고 접지 단자로 간주된다.2) 기능확인오실로스코프 ... 를 제 자리에 고정한 후 AUTOSET 버튼을 눌러 몇 초 내에 1kHz에서 약 5V 첨두치의 디스플레이에 구형파가 나타나야 한다.3) 간단한 설정회로에 신호가 나타나도록 해야 하

리포트 | 7페이지 | 1,500원 | 등록일 2021.01.06

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 전자회로실험 설계제안서2

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 전자회로실험교수명:조교명:분 반:학 번:성 명:설계2. CMOS ... 적임4) 설계과정 및 예상 결과1) MOSFET 특성 측정- 회로 구성도 - Measurement:a)V _{DS} =0.5V 일 때,V _{GS} -I _{DS} plot을 그리 ... 과 Source 사이에 전류가 흐르도록 Channel이 생성된 것이다. 이 때 MOSFET은 저항처럼 작동하여 Gate 전압에 의하여 조절된다. 선형 영역에 해당하는V _{GS} >V _{TH

리포트 | 5페이지 | 1,500원 | 등록일 2021.10.24

다운로드 장바구니
전자공합설계1-이교범

)로 바장치이며, 적절한 변환 방법이나 스위칭 소자, 제어 회로를 통해 원하는 전압과 주파수를 얻는다. 교류는 시간에 따라 변하는 값을 말하고 크기와 주파수를 가진다. 따라서 이에 따라 ... 에 대해 알아보고 주요한 손실 두 가지에 대해서 파악해보기로 하자.MOSFET은 gate와 source 사이에 전압을 인가하여 on/off를 결정하고 on 시, 도통 전류에 따라 전압 ... 와 마찬가지로 단방향 전압을 저지하는 단방향 전류 소자이다. 마지막으로 IGBT는 gate와 emitter 사이에 전압을 인가하는 전압 구동형이다. on시 전압 강하는 거의 일정

리포트 | 17페이지 | 3,000원 | 등록일 2022.01.21

다운로드 장바구니
판매자 표지

[전자회로] Pspice (전가산기와 반가산기) 실험 레포트

레포트1제출일전공강의학번담당교수이름1. 원리◆반가산기 (half adder)- 두 개의 2진수 한자리를 입력하여 합(sum)과 캐리(carry)를 구하는 덧셈 회로. 캐리는 입력 ... )를 생성한다.xyzC(carry)S(sum)00000001010100101110100011011011010111112. GATE▷반가산기의 구현a) S = AB' + A'B ... /1/1/1/1, B : 0/0/1/1/0/0/1/1, C : 0/1/0/1/0/1/0/1반가산기의 구현에서 sum인 (AB' + A'B) 의 회로와 (A + B)(A' + B

리포트 | 6페이지 | 2,000원 | 등록일 2020.11.30

다운로드 장바구니
판매자 표지

면접 질문 리스트_LG화학(전지사업본부/LG에너지솔루션)

적입니다. 그리하여 리튬이온 전지에서 전기가 만들어 지는 과정은 첫 번째, 리튬원자의 분리 / 둘째, 외부회로도로부터 전자의 유도 과정입니다. 회로에 전압을 가하면 산화금속에서 분리 ... 된 이온들이 전해질과 분리막을 통해 그래파이트와 같은 저장소로 넘어가게 되고 전자는 전해질과 분리막에 의해 넘어가지 못하기 때문에, 회로를 통해 전자가 이동합니다. 이것이 리튬이온 ... 에서 생각하는 습관이 있어서 결과적으로 전기적 특성이 달라지면 공정 관점에서 생각하고 답을 도출할수있다예를들어 idsat증가-> gate ox 감소 가설: 캡을찍어본다/ 셈을찍어본다

자기소개서 | 45페이지 | 3,000원 | 등록일 2024.01.02

다운로드 장바구니
8K UHD 이미지를 실시간으로 처리하는 고성능 안개 제거 회로 설계 (Design of High-performance Defogging Circuit for Real-time Processing of 8K UHD Images)

으로서 단일 이미지를 바탕으로 MMAL 필터를 이용하여 안개 성분을 추출한다. 안개 제거 역량과 회로의 성능을 절충하기 위해 실험을 통해 적절한 필터 크기를 결정했으며, 중간 계산 결과 ... 제거 기술이 중요하다. 본 논문에서는 8K UHD 이미지를 실시간으로 처리하는 고성능 안개 제거 회로의 구조를 제안한다. 회로에 구현된 알고리즘은 Tarel이 제안한 것 ... 를 저장하는 라인 버퍼를 효율적으로 관리하여 성능을 유지하면서 회로의 면적을 감소시켰다. 65nm 표준 셀 라이브러리를 이용하여 합성한 결과, 게이트 수는 13,792개이고 최대 동작

논문 | 10페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
3치 논리 게이트를 이용한 3치 순차 논리 회로 설계 (The Design of the Ternary Sequential Logic Circuit Using Ternary Logic Gates)

) 임계 인버터로 구성된다. 3치 논리게이트들은 다양한 임계 전압을 갖는 다운 리터럴 회로를 사용하였고 전송함수를 바탕으로 설계되었다. 뉴런 MOS 트랜지스터는 다치 논리 구현 ... .3V의 전원 전압을 사용하였고 0.35um 공정 파라미터를 이용하여 모의 실험을 통해 그 결과를 HSPICE로 검증하였다. This paper discusses ternary ... logic gate, ternary D flip-flop, and ternary four-digit parallel input/output register. The ternary

논문 | 11페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
공핍 모드 N형 나노선 전계효과 트랜지스터의 전류 전도 모델 (Current Conduction Model of Depletion-Mode N-type Nanowire Field-Effect Transistors (NWFETs))

본 논문은 효율적인 회로 시뮬레이션을 위한 긴 채널 공핍 모드 n형 나노선 전계효과트랜지스터(nanowire field-effect transistor: NWFET)의 간단 ... 스 조건에서 동작하는 NWFET의 모든 전류 전도 메카니즘을 포함한다. 새롭게 개발된 NWFET 모델로 계산된 결과는 이전에 발표된 NWFET 실험 데이터와 비교할 때 10% 오차 ... fabricated with the bottom-up process and it has a bottom-gate structure. The model includes all c

논문 | 8페이지 | 무료 | 등록일 2025.05.23 | 수정일 2025.05.26

다운로드
판매자 표지

반도체 공정_캡스톤 디자인 1차 개인보고서

다. 이를 토대로 금속박막의 비저항에 영향을 주는 여러 요인들을 몇 가지 실험을 통해 살펴보았다.차세대 배선 재료로 주목 받고 있는 Ru 과 Co 등 과 같은 여러 재료 중 Ru 박막 ... 증착에 대해서 PEALD 증착법이 사용되는데, 공정을 하기 위해서 ALD 장비의 구조와 각 chamber의 하는 역할들을 알아보고 실험을 통해 결과를 알아보았다. (실험예정)차 례 ... 박는 회로를 만드는 것이다. 초기 반도체에는 저항이 낮고 가격이 저렴한 Al(알루미늄) 배선이 사용되었지만, 신뢰성에서 문제를 보이면서 Cu(구리) 로 대체되었다. Cu 배선

리포트 | 6페이지 | 10,000원 | 등록일 2022.11.13 | 수정일 2023.01.08

다운로드 장바구니
진성난수 생성기를 위한 베타선 센서 설계에 관한 연구 (A Study on the Design of a Beta Ray Sensor for True Random Number Generators)

CMOS 공정으로 설계된 베타선 센서는 corner별 모의실험 결과 CSA 회로의 최소 신호전압과 최대 신호전압은 각각 205mV와 303mV이고, pulse shaper를 거친 ... 가 PVT 변동에 둔감하도록 설계된 전류 바이어스 회로를 mirroring하게 흐르도록 하므로 CSA의 signal voltage의 변동을 최소화하였다. 그리고 BGR (Bandgap ... Reference) 회로를 이용하여 공급된 정전류를 이용하여 신호 전압을 VCOM 전압 레벨까지 충전하므로 충전 시간의 변동을 줄여 고속 감지가 가능하도록 하였다. 0.18µm

논문 | 10페이지 | 무료 | 등록일 2025.05.23 | 수정일 2025.05.26

다운로드
스펙트럴 방식을 적용한 공통식 추출 (Common Expression Extraction Using Spectral Method)

과 산출된 리터럴 개수를 대상으로 타 방법들과 제안한 방법을 비교하였다. 실험결과 여러 벤치마크 회로에 대하여 제안한 방법이 기존 논리식 방법들보다 리터럴 개수를 줄일 수 있 ... 식을 산출한다. 공통식이 될 수 있는 배타식 후보군을 찾기 위한 선험 방법을 또한 제안하였으며, 이 선험 방법을 적용한 알고리즘을 제안하였다. 벤치마크 회로를 대상으로 수행 시간 ... XOR operator, the logical expression can be simplified. In the case of a two-input XOR gate, it can

논문 | 8페이지 | 무료 | 등록일 2025.05.30 | 수정일 2025.06.05

다운로드
통증의지각과전달과정,통증의신경전달,통증신경회로,연관통증,근막통증후근,척수의신경로,오름조절,통증인지,전기치료

으로 알려져 있으며 또한 뇌나 척수 , 일차구심섬유에 내인성 아편유사제의 수용체와 결합하여 국소 억제성 회로와 내림 통증조절 경로를 활성화 시킨다 . 통증의 조절05 05 통증조절 척수 ... 중요하다 . 임상과 실험에서 인지상태는 통증의 지각을 변화 시킨다 .관문조절설 :1965 년 멜작 과 월 이 처음 제안한 기전 통증의 정도는 척수의두뿔 회색질 층판에 있는 교양 ... 이죠 그 신호를 조절하여 통증을 조절하는 것을 관문 조절설 이라고 합니다 .관문조절설 = 수문 통제 이론 [gate control theory] 감각 입력에 영향을 미치는 중추

리포트 | 57페이지 | 7,000원 | 등록일 2020.11.11

다운로드 장바구니
고 신뢰성 Audio Target 주파수 발생장치에 대한 연구 (A Study on the High Reliability Audio Target Frequency Generator for Industry and Military)

도회로 시스템에 적용하기 위한 고도의 신뢰성이 보장된 주파수 합성기를 마이크로프로세서 사용 없이 FPGA(Field Programmable Gate Array)의 로직 회로 ... 만으로 설계하고 구현하였다. 실험결과 99.999%이상의 정확도로 Target 주파수를 발생시키는성능을 나타내었다. 이러한 고도의 신뢰성을 갖는 AF급 주파수 합성기는 철도, 지하철 등 ... (Field Programmable Gate Array) without using a microprocessor for application to a railway track

논문 | 18페이지 | 무료 | 등록일 2025.06.30 | 수정일 2025.07.05

다운로드
듀얼밴드 무선통신기술을 이용한 지능형 자명식(自鳴式) 도난방지시스템 개발 (Development of Intelligent Self-alarming EAS System Using Dual-band Wireless Communication)

를 개선한 지능형 자명식 도난방지시스템 구현 방안을 제시하였다. 태그 수신부의 VLF 수신코일 회로 변경설계 및 공진회로 개선연구를 통해 태그의 인식범위 향상 및 수신특성이 개선 ... 되어 졌다. 또한 태그에 UHF대역 무선통신기술을 결합하여 통신거리 증대 및 데이터 무결성을 향상시킴으로써 오보발생 빈도가 최소화됨을 실험을 통하여 검증하였다. 본 연구의 결과물을 이용 ... . Thanks to our research, we can build the high performance and economical EAS with low false alarm on the multi gate store. 한국산학기술학회 한국산학기술학회논문지 최연석, 김금석

논문 | 11페이지 | 무료 | 등록일 2025.05.30 | 수정일 2025.06.05

다운로드
회생전력 제어용 인버터 시스템의 구현에 관한 연구 (A Study on the Implementation of Inverter Systems for Regenerated Power Control)

한 실제전력 연산기, PI제어기법을 적용한 복소전력 제어기, 수정 α도통방식을 구현하기 위한 게이팅신호 생성기, 주파수를 추종하기 위한 DPLL과 전력회로로 구성된다. 제어보드 ... , 제작하였다. 실험결과, 회생 유효전력은 명령값으로 잘 제어되며 회생 무효전력은 운전동안 내내 거의 0의 값을 유지함을 확인하였다. This paper deals with the ... cheme, a gating signal generator for modified α-conduction mode, a DPLL for frequency followup, and

논문 | 9페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
AND, OR 및 NOT 게이트

2018년도 응용전자전기실험1 결과보고서실험 22. AND, OR 및 NOT 게이트분 반학 번조성 명■실험방법-다음 회로를 Bread Board에 구성한 후V_{i n에V_p-p ... 로 Not gate와 같으며 입력과 출력이 반전되어서 나오는 것이 특징이다. 그러므로 입력대비 출력 파형을 오실로스코프를 사용해 반전되어 나오는 것을 측정하는 것을 이번 실험 목표 ... 로 한다.■실험 도구- 직류전원 공급기- Function generator- 오실로스코프- 저항(100kOMEGA 1개)■실험 이론- 일반적으로 Not gate, Inverter

리포트 | 4페이지 | 1,000원 | 등록일 2020.05.13

다운로드 장바구니
판매자 표지

전전설 레포트, TTL gates Lab on Breadboard

TTL gates Lab on Breadboard목록실험 목적배경 이론실험 장비실험 방법실험 결과결론 및 토의참고 문헌1. 실험 목적- 각각의 TTL을 이용하여 논리 회로를 설계 ... )를 산출하는 논리 회로이다.(1) 반가산기 논리표ABSC*************101(2) 반가산기 실습 회로4) TTL gate의 datasheet- 참고문헌 참고3. 실험 장비 ... (7486 XOR Gate IC)에 전원을 연결 한 후 스위치를 이용하여 회로의 동작(LED)을 확인한다.(3) 시뮬레이션 결과와 예상 결과하고 실제 실험 결과를 비교 및 분석

리포트 | 12페이지 | 1,000원 | 등록일 2018.11.25

다운로드 장바구니
판매자 표지

디지털회로 결과 보고서[부울대수(Boolean Algebra)와 조합 논리 회로]

하여 회로를 간략화 할 수 있다.- 진리표를 사용하여 모든 입력에 대한 출력을 표로 나타낼 수 있다.- Universal Gate인 NAND와 NOR에 대해 알아본다.2. 실험 준비물 ... 디지털 회로 실험 결과 보고서 #2실험 2. 부울대수(Boolean Algebra)와 조합 논리 회로과 목담당교수제 출 일분반/조학 번이 름1. 실험 목표- 부울 대수를 이용 ... - AND, OR, NOT, NAND, NOR Gate, 멀티미터, 전원공급기, 빵 판3. 실험 결과①번 실험A(V)=0, B(V)=0, F(V)=0A(V)=1, B(V)=0, F

리포트 | 6페이지 | 1,000원 | 등록일 2018.06.12

다운로드 장바구니
실험 1. Basic Gates 예비보고서

나서 사용할 수 없는 칩이다.4. 실험 과정 및 예상 결과실험1)? 3-input AND gate 구성한다.위 회로를 구성하고, 출력 결과를 토대로 Truth table을 작성하라 ... 하는데 최선을 다할 것을 서약합니다. 학 과: 전자공학과제출일: 2017년 9월 11일과목명: 논리 회로 실험교수명: 이해영 교수학 번: 201320767 201520735성 명 ... : 김경수 김지승실험 1. Basic Gates1. 실험 목적(1) Logic gate의 원리를 이해한다.(2) 불 대수 방정식(Boolean equation)을 이해한다.(3) 드

리포트 | 12페이지 | 1,000원 | 등록일 2017.12.07

다운로드 장바구니
[A+] 연세대학교 원주캠퍼스 의공학부 기초실험(2) 5주차 REPORT

과목명 : 기초실험(2)교수님 :조교 :실험제목 : 디지털 02 : NAND, NOR Gates 논리 회로 구성조 :이름 :학번 :Discussion본 실험의 목적은 NAND ... 나 NOR Gate를 사용하면 필요한 게이트의 수가 줄어들고, 회로가 간편해지고 연산처리가 빨라진다는 장점이 있다는 것이다.세 번째 실험은, 앞서 실험한 회로보다 조금 더 복잡하게 구성 ... Gate역할을 해낸 것이다. 전자의 복잡한 회로, 그리고 후자의 NAND Gate 하나만으로 이루어진 회로 모두 LED는 같은 Output를 알려주었다. 네 번째 실험에서 Figure

리포트 | 5페이지 | 5,000원 | 등록일 2018.01.09 | 수정일 2018.01.11

다운로드 장바구니

이전10개 24 25 26 27 282930 31 32 33 다음10개

파워링크

신청하기