"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 581-600 / 2,110건

[A+] 연세대학교 원주캠퍼스 의공학부 기초실험(2) 3주차 REPORT

과목명 : 기초실험(2)교수님 :조교 :실험제목 : Switch를 이용한 논리 회로 구성과 Gate 구현A/B반 조 :이름 :학번 :Discussion이번 실험의 목적은 논리 ... 과는 다른 방식인 점퍼 선을 이용했다. 이유는 보통은 스위치를 누르고 있을 때 회로가 도통 된다고 여기지만, NOT Gate를 구현하는 실험에서는 스위치를 누르지 않을 때 도통 ... 과 Gate 구현====================================================실험방법1. Figure 1과 같이 회로를 구성하고, Switch를 제어

리포트 | 6페이지 | 5,000원 | 등록일 2018.01.09 | 수정일 2021.11.12

다운로드 장바구니
기본 논리 함수 및 gate와 가산기 결과 report

및 gate와 가산기2. 결과 분석[참고] 논리회로 실험에서 논리상태 입력과 출력상태 확인은 다음과 같은 방법을 이용하면 좋다가. 논리회로 동작은 빠른 전압 상승과 하강이 발생 ... 하는 회로를 구성한 실험이다. 위회로는 NAND gate와 같은 구성의 회로로써 A + B = (AB)’이다. 이론값과 실험값의 동일 시 하게 나왔다.ABCLLHLHHHLHHHL(b ... 하면 IC가 파손되므로 주의 하라.- a~e까지 실험 시 가, 나, 다 참고를 이용하여 회로를 조정하였고, 데이터시트를 이용하여 각 소자의 번호를 일일이 확인하여 그에 맞는 회로

리포트 | 9페이지 | 2,000원 | 등록일 2016.06.26

다운로드 장바구니
기본 논리 함수 및 gate와 가산기 예비 report

및 gate와 가산기2. 실험 목적? 기본논리소자를 이용하여 조합논리 회로를 구성하고 기본논리 특성을 이해한다.? 몇 개의 IC들의 논리도 및 핀 접속도를 참조하여 각 gate ... 의 입출력 관계를 알아본다.? AND OR NOT NAND NOR GATE의 실습회로를 구성하고 진리표를 만들 수 있다.3. 실험 장비 및 재료· 전원 : +5Vdc 전원· 계측기 ... 와 스위치, 전지를 사용한 그림 4-2(a)와 같은 AND 회로 실험을 생각해보자. 스위치를 넣지 않는 상태를 OFF, 스위치를 넣을 때를 ON이라 하자. 또한, 꼬마전구가 점등할 때

리포트 | 9페이지 | 2,000원 | 등록일 2016.06.26

다운로드 장바구니
텀프로젝트 / 디지털회로 및 실험 /각종 게이트를 활용한 LED 잠금장치

디지털 회로 실험 및 설계Term Project Report- D Filp-Flop을 활용한 LED 패턴잠금장치 -1. 작품 개요스마트폰의 패턴 잠금 장치를 광센서, D Flip ... Gate두 입력이 모두 ‘0’인 경우에만 출력이 ‘0’이 되고, 입력 중 ‘1’이 하나라도 있으면 출력은 ‘1’을 나타낸다.회로에서는 XOR의 출력값들을 종합하여 최종 제어 신어 ... Inverting Buffer74LS862Quad 2-Input Exclusive OR Gate74LS322Quad 2-Input OR Gate74LS748Dual D-Type

리포트 | 9페이지 | 3,000원 | 등록일 2016.12.21

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 (결과레포트와 예비레포트 동시에) 1주차 Lab01 TTL gates Lab on Breadboard

에 회로를 구성한다.(2) TTL(7486 XOR Gate IC)에 전원을 연결한 후 스위치를 사용하여 회로의 동작(LED)을 본다.(3) 실제 실험 결과를 시뮬레이션 결과와 진리표 ... Gate IC/7408 AND Gate IC)에 전원을 연결한 후 스위치를 사용하여 회로의 동작(LED)을 본다.(3) 실제 실험 결과를 시뮬레이션 결과와 진리표하고 비교 및 ... 분석한다.[반가산기 실습 회로]5) 실습 5 : 전가산기 회로실험(1) 교안의 회로를 참고하여breadboard회로를 구성한다.(2) TTL(7486 XOR Gate IC/7408

리포트 | 23페이지 | 3,000원 | 등록일 2020.07.27

다운로드 장바구니
서울시립대학교 전전설2 1주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

Post-Lab Report- Title: Lab#1 Design with TTL Gates담당 교수담당 조교실 험 일학 번이 름1. Introduction (실험에 대한 소개 ... onte력전압: 0.8V- High레벨 출력전압: 2.4V- low레벨 출력전압: 0.4V TTL과 CMOS의 동작 전압 레벨 Logic Gate Chip의 회로도(2) CMOS ... Gate를 활용해서 반가산기를 구현하는 실험이었다.덧셈을 구현할 때, XOR Gate와 AND Gate를 활용하는 이유는 Carry를 처리해주기 위함이다.A/B의 입력이 1/1

리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
충북대학교 전자공학부 기초회로실험 논리 게이트 및 부울 함수의 구현 예비 보고서

실험5. 논리 게이트 및 부울 함수의 구현◆ 목적(1) AND, OR, NAND, NOR, XOR, XNOR의 논리 함수 개념과 Gate의 구조 및 기능을 습득한다.(2) 부울 ... 대수를 사용한 논리 회로의 표현 방식 및 등가 회로를 익힌다.◆ 이론(1) NOT(Inverter) : 하나의 입력과 출력을 가지며, 논리적 부정 연산을 행한다.AY0110(2 ... ) OR 게이트 : 입력 중 하나 또는 두 개가 모두 1일 때 출력이 1이 되는 논리 회로.AYC000011101111(3) AND 게이트 : 두 입력이 모두 1일 때만 그 출력이 1

리포트 | 4페이지 | 2,000원 | 등록일 2020.07.26 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전전설2 3주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

= 0101의 입력 결과이다.)Results of Lab 6.- 다음의 1-bit full adder 회로를 gate primitive 방법으로 설계하시오.- 진리표ABCinCoutS0 ... 겠다.5. Conclusion (결론)가. Summarize experiment contents & purpose of this Lab이번 실험은 lab02에서 회로도를 활용 ... 하여 구현을 하였던 몇가지 문제들을 verilog를 활용하여 다른 방식으로 회로의 구현이 가능함을 확인하는 실험이었다.실험을 통해 두가지 방식의 차이가 없음을 확인하였다.나

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 예비 보고서

이 high-impedance 상태가 됨에 유의해야 한다.2) 4-to-1 multiplexer 구현실험에서는 [그림 6]의 회로 대신 NAND gate를 활용하여 [그림 17]과 같이 ... ) 1-to-4 demultiplexer 구현실험에서는 3-Input AND gate를 사용할 수 없으므로 [그림 8]의 회로 대신 2-Input AND gate를 사용하여 [그림 ... 19][그림 20]4) Exclusive-OR 회로 구현실험에서는 [그림 11]의 회로 대신 NAND gate를 사용하여 [그림 21]과 같이 회로를 구현한다. 시뮬레이션 결과

리포트 | 9페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
(A+) 이학전자실험 555 timer(1) 실험보고서

를 측정한다.실험 2 – Not gate (Schmitt Trigger)그림 SEQ 그림 \* ARABIC 5, 실험 2 회로도위 그림 5와 같은 회로를 구성한다.Vs를 6V ... 이학전자실험 보고서555 Timer (1)실험 목적555 Timer를 이용해 Monostable mode 회로를 구성하여 그 출력 특성을 관찰하여 Monostable mode ... 의 기본 특성을 확인한다.555 Timer를 이용한 Not Gate 회로를 구성하여 입력 전압 변화에 따른 출력 전압의 특성을 관찰해 그 특성과 555 Timer를 이용한 논리 회로

리포트 | 9페이지 | 2,000원 | 등록일 2020.06.22 | 수정일 2021.07.23

다운로드 장바구니
충북대학교 전자공학부 기초회로실험 반가산기와 전가산기 예비 보고서

REPORT과 목: 기초회로실험I담당교수:소 속: 전자공학전공학 번:이 름:◆ 목 적(1) 반가산기와 전가산기의 원리를 이해한다.(2) 가산기를 이용한 논리회로의 구성능력 ... 을 키운다◆ 이 론(1) 2진 연산(Binary Arithmetic) : 2진수 체계는 모든 디지털 시스템의 기초이므로 디지털 회로에서는 모든 연산 동작이 2진수를 사용하도록 구성 ... 을 살펴보면 2-입력(A, B)의 논리회로는 exclusive-OR 게이트와 같은 출력을 나타내고 있다. 따라서 exclusive-OR 게이트는 때때로 1/4가산기라 불린다

리포트 | 4페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.15

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

)Gate Primitive인 AND, XOR, OR 등을 이용하여 Modeling하는 과정이다.위 회로도는 1-bit full adder의 logic diagram이다. 이 회로 ... _x실제 핀LED 12LED 11LED 10LED 9[실습6]: 다음의 1-bit full adder 회로를 gate primitive 방법으로 설계하시오.(1) Verilog ... 전자전기컴퓨터공학부 설계 및 실험2Pre La-03Introduction to Verilog HDL실 험 날 짜학 번이 름목차1. 실험 목적

리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
서울시립대학교 전전설2 2주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

)는 7ts of this Lab (실험 결과)가. Results of Lab 1.AND Gate 로직 설계- 진리표ABX000010100111- 실험 결과 (아래 사진은 진리표의 순서 ... ISE14.7과 FPGA의 한 종류인 spartan 3 chip을 활용하여 재구현 하는 실험이었다.이러한 과정을 통해 복잡한 회로를 압축하여 구현이 가능함을 보이고, 또한 이미 구현 ... 한 회로를 재사용하여 실용성을 높이는 것을 확인하는 실험이다.나. Studies from this Lab우선, 실험 전체를 진행하며 칩의 변경이 없이 단순히 칩에 저장한 프로그램

리포트 | 27페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
[대충] 예비 MOSFET Digital Logic Gate

전자회로실험2(예비보고서)실험 : MOSFET Digital Logic Gate1. 실험 목적디지털 로직 게이트를 기초로 하여 MOSFET의 동작을 이해한다.2. 실험 이론이번 ... 2는 MOSFET NAND 게이트와 NOR게이트이다. 각각의 회로에서 M1 트랜지스터의 Gate와 Drain을 연결하여 Load 저항을 대체하였다. 이 설정으로 M1 트랜지스터 ... 값 보다는 PSPICE 값에 가까울 것이라 생각합니다. 이 무시 할 수 없는 기생저항 성분으로 인하여 이론값과의 차이가 발생하였지만, 이번 실험 목표인 Digital Logic Gate로써의 High, Low 구분 역할 수행에는 크게 문제되지 않을 것이라 생각합니다.

리포트 | 6페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서

디지털논리회로실험예비 보고서[7주차]실험 6. Flip-flops and Shift Registers1. 실험 목적1) Flip-flops의 종류와 용도를 알아본다.2) SR ... ]와 같이 회로를 구성할 수도 있다.[그림 3] [표 2][그림 4] [그림 5]입력의 몇몇 값들에 대한 timing diagram은 [그림 6]과 같다.[그림 6]5) Gated D ... -Input NAND gate② 74LS02 : 2-Input NOR gate③ 74LS04 : NOT gate4. 실험 과정 및 예상 결과1) SR latch를 NOR gate를 이용

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

, Mux/Demux인 조합회로를 Verilog HDL 언어를 사용하여 설계 및 실험하고자 한다.2. 배경 이론조합논리 회로조합논리 회로는 입력에 의해 출력이 결정되는 회로 ... 로, 논리 게이트(AND, OR, NOT)로만 구성되면 플립플롭과 같은 기억소자는 포함되지 않는 회로를 뜻한다. 오늘 실험할 Encoder/Decoder, Mux/Demux 또한 조합논리 ... 전자전기컴퓨터공학부 설계 및 실험2Pre La-05Combinational Logic 1실 험 날 짜학 번이 름목차1. 실험 목적

리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서

의 트랜지스터 개수가 AND gate, OR gate의 트랜지스터 개수보다 적으므로 고집적 회로 설계시 이러한 방법을 통해 비용을 대폭 절감할 수 있다.실험 3)에서는 가산기 ... 디지털논리회로실험결과 보고서[5주차]실험 5. Arithmetic comparator, Adder and ALU1. 실험 개요1) Arithmetic comparator를 기본 ... 설계2개의 half-adder를 이용하여 [그림 4]와 같이 회로를 설계하였다. 이때, 2개의 AND gate와 1개 의 OR gate를 NAND gate로 대체

리포트 | 8페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
공통 소오스 및 공통 게이트 트랜지스터 증폭기 결과 레포트

전자 회로 14장 예비) 공통 소오스 및 공통 게이트 트랜지스터 증폭기1. 실험 결과값표 14-3 그림 19-2 회로의 직류값VGSVDSVDGVS = VRSVDVGVRDID ... ) CS JFET 입력 임피던스2. 검토 및 토의이번 실험은 공통 소스와 공통 게이트 회로의 직류전압 및 교류신호를 측정하여 회로의 임피던스와 전압 이득 동작과 특성을 이해하는 실험이 ... 들이 복합해서 일어나서 원하는 값과 오차를 보였을 수 있습니다. 마지막으로 이번 실험을 통해서 출력특성 곡선과 부하선의 만나는 점인 동작점 Q점을 회로의 소스저항을 바꿈으로써 원하는 동작점을 설계할 수 있게 되었습니다.

리포트 | 2페이지 | 1,000원 | 등록일 2020.04.08

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 결과 보고서

라고 예상하였지만 3-input nand gate와 4-input nand gate로 회로를 바꿔 간단하게 해결되었다. 이번 실험에서 XOR의 기능과 응용 및 사용법을 알게 되 ... 디지털논리회로실험(EEE2052-01)서강대학교 전자공학과2017년 2학기 결과레포트실험4. Multiplexer, Demultiplexer and Comparator1. 실험 ... . 기본 게이트로 3 비트 비교기를 논리 회로를 설계하여 그려라.3. 실험 노트- 별도 첨부4. 실험 회로도 및 예상결과i) Three-state buffer 소자의 동작을 TTL

리포트 | 18페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서울시립대학교 전전설2 1주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

을 이용하여 회로를 분석하고 실험 결과를 PSpice로 분석한 결과와 비교한다.나. Essential Backgrounds (Required theory) for this Lab(1 ... 회로 내부의 연산자들을 통해 출력 값을 내보내는 기능이다.예시로는 이번 실험에서 수행하는 과제들이 되겠다. 반가산기, 전가산기, … , etc이러한 것들은 memory를 활용하지 ... . Materials & Methods (실험 장비 및 재료와 실험 방법)가. 수행 과제(1) Lab 1- Dip 스위치와 LED를 이용하여 Breadboard에 아래의 회로를 구현(2) Lab

리포트 | 14페이지 | 무료 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니

이전10개 25 26 27 28 293031 32 33 34 다음10개

파워링크

신청하기