"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 601-620 / 2,110건

(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 결과 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

는 부분만 보면 F=A’BCD+AB’CD+ABC’D+ABCD’로 논리회로를 설계할 수 있다.(2)회로도본 lab05 실험에서 실습하던 조합회로보다 상당히 복잡한 모습을 확인할 수 있 ... 전자전기컴퓨터공학부 설계 및 실험2Post Lab-05Combinational Logic 2실 험 날 짜학 번이 름목차1. 실험 결과 ... ····················································184. 참고문헌··········································181. 실험 결과(1

리포트 | 22페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
Common-Gate & Common-Drain Amplifiers 12주차 결과보고서(점수 10+2/10)

을 가지기 때문이다.Figure SEQ Figure \* ARABIC 1Figure 1과 같이 Vdd를 Gate와 Drain 쪽에 연결한 회로를 설계하여 값을 측정한다. 이 실험 ... Common-Gate & Common-Drain Amplifiers학 과전자전기컴퓨터공학부실험일2018년도 1학기점수10+2/10 (가산점 +2)피드백Excellent서론실험 ... 목적MOSFET을 이용한 Common-gate 및 Common-drain amplifier에 대한 이해실험 이론Common-gate amplifier란 MOSFET의 gate

리포트 | 8페이지 | 1,500원 | 등록일 2020.04.04 | 수정일 2020.04.23

다운로드 장바구니
아날로그및디지털회로설계실습예비보고서7-논리함수와 게이트

1. 실습목적여러 종류의 게이트의 기능을 측정하여 실험적으로 이해한다.2. 실습 준비물스위치 : 2개AND gate 74HC08 : 2개OR gate 74HC32 : 1개 ... Inverter 74HC04 : 2개NAND gate 74HC00 : 1개NOR gate 74HC02 : 1개XOR gate 74HC86 : 1개오실로스코프 ... : 다수3. 설계실습 계획서3.1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고

리포트 | 6페이지 | 1,000원 | 등록일 2020.03.29 | 수정일 2020.05.06

다운로드 장바구니
Common-Gate & Common-Drain Amplifiers 12주차 예비보고서

시킨 amplifier 이다..예상 실험 순서3.3.1 Common-gate amplifiers1) 위의 회로를 구성하고 Vdd=0V로 한다.2) Vsig=1Vp-p인 5kHz ... Common-Gate & Common-Drain Amplifiers학 과전자전기컴퓨터공학부실험일2018년도 1학기서론실험 목적MOSFET을 이용한 Common-gate 및 ... Common-drain amplifier에 대한 이해실험 이론Common-gate amplifier란 MOSFET의 gate terminal을 ground와 연결하고, 이를 input

리포트 | 4페이지 | 1,000원 | 등록일 2020.04.04

다운로드 장바구니
결과 레포트 디회 1장 디지털 회로의 동작과 Schmitt Trigger

하고 오실로스코프로 파형을 관찰하는 실험이었다. 먼저 Gate 지연시간 시간측정을 했는데7404 TTL NOT Gate를 breadboard에 회로 내부를 봤을 때 인버터끼리 연결 ... [디지털회로] 1장. 디지털 회로의 동작과 Schmitt Trigger (결과 레포트)201520324조 문윤성1. 실험 결과(1) 동작 전압측정TTLV _{IH} : 1.85 ... 해서 커서를 이용해 어림잡아 50%의 구간에서 값을 구하다보니 큰 차이가 보인 것 같다.3. 실험 고찰이번 실험은 TTL과 CMOS의 동작전압과 Gate 지연시간 시간측정을 측정

리포트 | 3페이지 | 1,000원 | 등록일 2020.06.08

다운로드 장바구니
MOSCAP 전기적 특성

MOSFET은 PMOS인데 회로도는 NMOS를 사용하여 실험 해야하는 회로도 였다. PMOS는 Gate에 (-) 바이어스를 걸어주어야 하는데 (+) 바이어스를 걸어주어서 s ... 전자재료물성 실험 및 설계2MOSFET의 전기적 특성 관찰결과실험 1)실험 2)고찰오늘 실험에서 Gate 바이어스와 Drain 바이어스값을 변경하면서 MOFET이 동작하는 지점 ... 을 확인하는 실험을 했다. 그런데 Gate 바이어스와 Drain 바이어스값을 증가시킬 때 Drain 전류 값을 측정하였는데 모두 일정하게 증가하는 결과가 나왔다. 이번 실험에서 쓰인

리포트 | 7페이지 | 1,000원 | 등록일 2020.04.21

다운로드 장바구니
공통 소오스 및 게이트 트랜지스터 증폭기

실험에서 같은 조건으로 회로를 구성하고 소자 내에서 생기는 작은 오차와 실험기구 내에서 생기는 오차와 내부저항 등을 고려해도 오실로스코프로 정확한 파형을 잡아내지 못하는 이유 ... 습니다.(4) 공통 gate회로의 바이어스V _{GS}V _{DS}V _{DG}V _{S} =V _{RS}이론측정이론측정이론측정이론측정-1.418V-1.4V11.91V11.78V13.328 ... 은 공통 게이트가 좋았고 입력 임피던스는 공통소스 회로가 더 좋은 반응을 보였다. 두 회로는 서로의 부족한 점을 상호 보완해 줄 수 있을 것 같습니다.2. 결과 및 토의실험 전반

리포트 | 2페이지 | 1,000원 | 등록일 2020.05.16 | 수정일 2020.05.22

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 예비 보고서

: 2-Input OR gate4. 실험 과정 및 예상 결과1) 중간고사 1-(a)번의 회로를 TTL과 FPGA(schematic)로 구현하여 동작 확인최소화된 상태표 및 카르노맵 ... 디지털논리회로실험예비 보고서[8주차]실험 7. Finite State Machines1. 실험 목적1) Finite state machine (FSM) 회로를 설계하고 분석할 수 ... 만 결정됨② Melay type : 출력이 현재의 상태와 현재의 입력에 의해서 결정됨3) 카운터 : 카운팅을 하는 데 사용되는 회로① 비동기 카운터 : 플립플롭들의 클럭이 하나

리포트 | 12페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
판매자 표지

[결과레포트] 기본 논리게이트(AND, OR, NOT 게이트) 회로실험

의 리스트NOT gate 7404 1개NOT gate(buffer 용) 7406 1개AND gate 7408 1개OR gate 7432 1개4 실제실험검증(결과)-회로구성도(1)AND ... Experimental Result Report 교과목디지털회로설계담당교수소속경상대학교 공과대학 제어계측공학과학번성명조조조원실험일시2019년 월 일제출일2019년 월 일실험제목1 ... . AND gate, OR gate and NOT gate1 실험목적? AND, OR, NOT 게이트의 동작을 이해한다.? 진리표, 놀리회로, 부울 대수를 표현할 수 있는 능력

리포트 | 5페이지 | 1,500원 | 등록일 2019.12.10

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2, 3주차, Lab03, Introduction to Verilog HDL, 자세한 설명, 결과레포트

을 확인할 수 있었다.3) 1-bit full adder 회로(1) Verilog HDL (gate primitive이용)(2) simulation(3) combo box를 통한 ... 를 확인할 수 있었다.2. 토의(1) 1-bit full adder 회로의 test bench본 실험에서는 프로그래밍을 하고 synthesize를 한 뒤 항상 testbench 파일 ... Modeling, Gate Primitive Modeling과 Behavioral Modeling의 차이를 알고, 직접 설계해 보았다. 세가지 경우 모두 실험했을 때 원하는 값들을 얻어낼

리포트 | 15페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

. 실험 목적Verilog HDL 언어를 이용하여 디지털 회로를 디자인을 하기에 앞서 Schematic 설계를 수행한다. ISE의 여러 logic gate 및 도구들을 사용해 최종 ... 전자전기컴퓨터공학부 설계 및 실험2Post Lab-02Schematic Designwith Logic Gates실 험 날 짜학 번이 름목차1. 실험 목적 ... 다. 일반적으로 Xilinx ISE를 이용해 FPGA를 설계하는 과정은 다음과 같다.2) 본 실험에서 사용되는 논리회로(1) AND gateAND 게이트- 논리곱을 구현하는 기본

리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16

다운로드 장바구니
[대충] 결과 MOSFET Digital logic gate

전자회로실험2(결과보고서)실험 : MOSFET Digital Logic Gate1. 결과보고 사항Vdd = 5V 일 때Va[V]Vb[V]Vout(1KΩ)Vout(10KΩ)Vout ... Gate 구현 이였습니다. 2학년 때 디지털공학에서 디지털 로직 게이트에 관해 배웠었는데, 이렇게 MOSFET을 이용하여 구현 해보니 새롭게 느껴졌습니다.더구나 실험 결과 값도 High ... .60mV0.23mV5026.33mV2.59mV0.23mV5526.31mV2.59mV0.23mV5V0VVAVBVout이번 실험은 MOSFET을 이용한 Digital Logic

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
서울시립대학교 전전설2 2주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

. Introduction (실험에 대한 소개)가. Purpose of this LabLab-03에서 Verilog HDL 언어를 이용하여 디지털 회로를 디자인하기에 앞서 ... (Field Programmable Gate Array) Hyperlink \l "주석5" [5]FPGA는 설계 가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이 ... 와 동일한 일을 할 수 있다고 한다. 따라서, System gate가 의미하는 것이 최대 논리 게이트 수와 동일하다 생각이 들기도 한다.이에 대한 확실한 정보는 실험 시간에 질문

리포트 | 15페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.10.24

다운로드 장바구니
기초신소재 트랜지스터 특성 레포트

1. 실험 제목3-1. 트랜지스터 특성 및 LED회로3-2. Op Amp digital 회로2. 실험준비물3-1. 10㏀ 100㏀ 저항 각 1개2N3904 transistor 1 ... 며, Gate전극에 variable power를 연결 할 것이다.14. 회로에서 2N5458 트랜지스터의 gate단자는 variable power source의 ?supply단자 ... 에는 drain 전압을 3V로 고정하고, gate전압을 0V부터 시작하여 1V간격으로 ?5V까지 변화시켜가며 LED를 관찰한다.3-2 Op Amp digital 회로1. 아래 그림 4와 같

리포트 | 6페이지 | 5,000원 | 등록일 2020.04.29 | 수정일 2020.10.04

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (1) TTL Gates Lab on Breadboard

되었으므로 아래 기술한 실험 방법은 스위치를 사용하는 경우를 따른다.2.1. OR Gate(1)OR 게이트 실습에서는 [사진 18]과 같이 회로를 구성한다. 입력 A와 B에 각각 ... 설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론(03)2.1. TTL (03)2.2. OR Gate ... (03)2.3. XOR Gate (04)2.4. Adder (06)Ⅱ. 본론 (08)1. 실험 장비 (08)2. 실험 방법 (10)2.1. OR Gate (10)2.2. XOR

리포트 | 19페이지 | 2,000원 | 등록일 2019.10.06 | 수정일 2021.04.29

다운로드 장바구니
디지털 실험 8장(디코더를 이용한 조합논리) 결과 보고서

실험 8장 디코더를 이용한 조합논리1. 실험목적-디코더를 이용한 다중 출력 조합 논리 회로를 구현한다.2. 실험순서1) 그림 8-6은 부분적으로 완성된 회로이다. 74LS139A ... 는 표에 의하면 S1이 B, S2가 A가 된다. 실험에 앞서 1G는 접지되어 있음을 인지하자. 신호등 제어 논리 회로에 대해 설명해보겠다.1) B=0,A=0일 때- 진리표의 Y0 ... 이 되지 않는다.4. 고찰실험을 하면서 항상 느끼는 부분이 있다. 디코더, 게이트 같은 부품을 쓰면서 그 안의 회로가 어떻게 구성되어 있는지에 대한 정보가 책에 없어서 검색을 해보

리포트 | 9페이지 | 3,000원 | 등록일 2019.12.17

다운로드 장바구니
울산대학교 전자실험예비22 디지털 회로의 동작

}=V_IL -V_OH 이다.그림1TTL이란 트랜지스터 두 개를 조합한 논리회로를 말한다. 이번실험에서는 7400의 NAND gate ,7404 NOT gate , 7408 2 ... 실험22 디지털 회로의 동작과 Schmitt Trigger학번 : 이름 :1. 실험목적TTL과 CMOS NAND 게이트의 차이에 대해 알아보고 게이트의 지연시간을 측정해본다.2 ... . 이론디지털회로는 입력 신호에 대한 출력값의 논리적 판단을 할 수 있는 회로로 구성되어있다. 또한 논리 계산이나 신호 제어를 위한 예측된 정보는 다양한 디지털의 조합을 통하여 진수

리포트 | 2페이지 | 1,000원 | 등록일 2019.10.18

다운로드 장바구니
서울시립대학교 전전설2 5주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

이 름목 차1. Introduction (실험에 대한 소개)‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3가. Purpose of this Lab ... & Methods (실험 장비 및 재료와 실험 방법) ‥‥ 9가. 수행 과제 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 9 ... ) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 281. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서 Verilog HDL언어를 사용

리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
시립대 전전설2 [1주차 결과] 레포트

74s of this Lab (실험 결과)가. InLab 1TTL 7432를 사용하여 OR GATE 실습 회로를 구현하였다. 오른쪽 사진에서 스위치는 현재 1,2 모두 ON 상태이 ... 7486 XOR Gate를 이용한 실험에서 스위치1 = ON, 스위치2 = OFF 상태이다. 스위치1이 ON이 되어있으면 회로의 5V와 0V가 연결이 되어 XOR로 흐리지 않고 0v쪽 ... 전자전기컴퓨터설계실험 ⅡPost-reportHDL을 사용한 디지털회로 설계 툴 (Xilinx ISE) 사용법1. Introduction (실험에 대한 소개)가. Purpose

리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
서울시립대학교 전전설2 5주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

encoder를 설계하는 실험이었다. Gate primitive 방법과 Karnaugh map을 assign문으로 구현한 2가지 방법을 테스트 해보았는데, 두가지 모두 동일한 결과를 보임 ... 이 름6. Results of this Lab (실험 결과) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3가. Results of Lab 1 ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 286. Reference (참고문헌) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 281. Results of this Lab (실험 결과)가. Results of Lab 1

리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.20

다운로드 장바구니

이전10개 26 27 28 29 303132 33 34 35 다음10개

파워링크

신청하기