"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 521-540 / 2,110건

5주차-실험15 결과 - 플립플롭의 기능

2015년도 제2학기기초회로실험Ⅱ기초회로실험Ⅱ실험15. 플립플롭의 기능담당교수 : 교수님학 부 : 전자공학부학 번 :이 름 :실 험 조 :제 출 일 : 2015. 09. 30실험 ... 제목 : 플립플롭의 기능실험(1) 다음 회로를 구성하여 A, Q의 관계를 진리표로 구성하고 래치의 기본동작을 설명하라.Q _{n}AQ _{n+1}Q _{n+1} 결과 값측정 값 ... +VCC에 접속한다.비고 및 고찰이번 실험은 래치 회로의 기능을 이해하고 R-S 플립플롭의 구조와 동작원리를 이해하고, D 플립플롭, JK 플립플롭의 동작을 이해하기 위한 실험이

리포트 | 14페이지 | 1,500원 | 등록일 2020.10.02

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 6주차 결과레포트 (A+자료) - Flip-flop, Registers

디지털논리회로실험 6주차 실험 보고서목적- Flip-flop의 종류를 파악하고 각각의 동작원리를 이해한다.*SR-, D-, JK- flip-flop*setup time과 hold ... circuit은 현재의 입력 뿐만 아니라, 이전의 입-출력에 의해 만들어진 현재의 state에 의해서도 출력이 결정되는 회로이다. Sequential 회로는 Latch와 Flip ... 별로 저장하기도 한다.실험결과STEP 3:그림3-1 – SR latch그림3-1처럼 NOR로 구성된 SR latch를 구현한다. 그 후 BTN_0와 BTN_1의 조합과 출력의 이전 상태

리포트 | 20페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

서강대학교 22년도 전자회로실험 1주차 결과레포트 (A+자료)

전자회로 예비/결과 보고서실험 1주차. 기기 사용법 실습 및 PSPICE 사용법 실습분반학번조학번시작종료실험시작/종료시간 기재(통계 목적임)예비보고서는 없으며 참고문헌을 읽어보 ... 는 것으로 대체한다.결과보고서는 아래 각 사항에 대해 측정결과를 기록하고, ‘고찰사항’을 작성하여 제출한다.회로 구성 사진 및 측정화면 사진은 실험 조원의 학생증 등 ID 가 보이도 ... 다.[실험 5] Pspice1KHz의 주파수, 5Vpp의 amplitude를 갖는 Vsin 전원을 사용하여 아래 회로를 구성하여, 0~10 ms 사이에 R2에 걸리는 전압과 흐르는 전류

리포트 | 22페이지 | 1,500원 | 등록일 2022.09.21 | 수정일 2022.10.10

다운로드 장바구니
판매자 표지

삼성전자 파운드리 공정설계 합격 자기소개서

에서 배운 Device physics, model 검증을 위해 전자회로 과목에서 배운 회로들과 통계적 기법들을 사용했습니다. 이론적으로만 배우던 Parameter들을 시뮬레이션을 통해 ... 의 복합적인 역량을 발휘할 수 있어야 합니다.[실험과 측정 역량]고객에게 완벽한 PDK를 공급하기 위해서는 소자의 전기적 특성을 측정하고 검증하는 역량이 필요합니다. 저는 반도체 소자 ... 실험 과목에 특히 집중하여 측정 역량을 키워왔습니다. 실험 결과가 이론과 다르게 측정되었을 때 측정 방법, 측정 장비, 측정 대상 중 원인이 무엇인지 철저히 분석하였고 실험을 검토

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.02.06

다운로드 장바구니
[논리회로실험] Counter_ 예비보고서

동작원리를 이해2. 실험이론1) Counter- 클럭펄스를 세어서 수치를 처리하기 위한 논리회로- 반복해서 일어나는 현상의 수를 셈한다.- 플립플롭 회로로 구성한 2진 계수기와 변형 ... 들을 AND Gate에 넣어 다이오드의 변화를 확인한 예상 결과 table은 아래와 같다.A'B'AB'A'BAB0*************0300012) 실험 2 : 3진 ... 한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명:교수명:학 번:성 명:실험 8. Counter1. 실험목적카운터

리포트 | 9페이지 | 1,000원 | 등록일 2021.06.03 | 수정일 2023.03.29

다운로드 장바구니
JFET 및 MOSFET 바이어스 회로 실험 예비레포트

JFET 및 mosFET바이어스 회로 실험14.1 실험 개요(목적)JFET과 MOSFET의 여러 가지 바이어스 회로를 구성하고 분석함으로써 직류 바이어스에 대한 개념을 명확 ... 하여 Multisim 시뮬레이션을 수행하였다.앞선 실험원리에서JFET 자기 바이어스 회로의 정상적 동작을 위해서 가 항상 역방향 바이어스 상태에 있어야 함을 공부하였다. 그러나 ... 하게 이해하고 실험을 통하여 이를 확인한다.14.2 실험원리 학습실fet(field effect transistor)BJT(Bipolar Junction Transistor; 쌍극

리포트 | 6페이지 | 3,000원 | 등록일 2021.05.10 | 수정일 2022.04.18

다운로드 장바구니
[A+] 중앙대 전자회로설계실습 예비보고서 4주차 MOSFET 소자 특성 측정

전자회로 설계 및 실습예비보고서학 부전자전기공학부학 번조이 름실 험 일제 출 일담당 교수담당 조교설계 실습 4. MOSFET 소자 특성 측정1. 목적MOS Field-Effect ... 으로 포함) kn을 구할 때, 필요한 수식 및 수치를 자세히 서술하라. 또한, Data Sheet에서 구한 kn을 이용하여 VOV=0.6V인 경우, gm의 값을 구하여라.실험하여 측정 ... _{n} `V _{OV} `=`223 TIMES0.6`=`133.8`(mA`/`V ^{2} `) 임을 알 수 있다.3.2 MOSFET 회로도 구성 및 시뮬레이션 (OrCAD

리포트 | 5페이지 | 1,000원 | 등록일 2021.04.07 | 수정일 2021.04.16

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서7

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험7 ... . R.2) 실험이론※ RAM (Random Access Memory)RAM은 Random Access Memory의 약자로 기억된 정보를 읽어내기도 하고 다른 정보를 기억시킬 수 있 ... 을 사용함으로써 외부의 제어 상태에 따라 정보를 random하게 memory에 기록하거나 읽어낼 수 있다. 이번 실험에서 사용하는 memory들은 positive logic일 때

리포트 | 9페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
판매자 표지

전기전자공학실험-다단 증폭기 RC 결합

에서 실험하고자 하는 RC결합 JFET 다단 증폭기 회로이다.이 RC결합 다단 JFET 증폭기는 두 개의 공통 소스 증폭기가 연결되어 있고, 이 증폭기의 전압이득 Av와 입력 임피던스 ... 을 가질 수 있다.출처- 전자회로 제11판(홍릉과학 출판사, Robert L. Boyleastad 지음)- 전자회로 실험 제11판(홍릉과학 출판사, Robert L. Boyleastad ... Av1,?,Avn인 n개의 증폭기의 전압이득은Av=Av1*Av2*Av3*?*Avn 이다.본 실험에서 실험하고자 하는 RC결합은 커패시터를 이용해 직류 성분을 차단하고 교류 성분

리포트 | 19페이지 | 2,000원 | 등록일 2023.02.14

다운로드 장바구니
전자재료물성 실험 및 설계2 하()()교수님 A+ 예비 및 결과레포트

(pnp, npn)- 실험 일시 : 2022년 9월 19일- 실험제목 : BJT의 전기적 특성 (pnp, npn)- 예비 이론 :[BJT의 발견]진공관은 부피가 너무 커서 회로의 크기 ... 전자재료물성 실험 및 설계 2(하00 교수님)#2주차 예비: BJT의 전기적 특성학과: 전자재료공학과학번: 202000000이름: 000예비레포트 : BJT의 전기적 특성 ... 를 제어하고 전압제어용은 gate에 가해지는 전압으로 출력 전류의 drain전류를 제어하고 조절한다는 차이점이 있다. 여기서 전류를 생성하기 위해 두 개의 carrier인 전자

리포트 | 55페이지 | 3,000원 | 등록일 2023.12.21

다운로드 장바구니
논리회로실험 예비보고서10

following this code of ethics.[실험10 ? D/A&A/D converter]1. 실험 목적·D/A와 A/D 변환기(converters) 회로의 구성과 동작 원리 ... 에 대해 이해한다.2. 실험에 대한 이론·DAC(Digital to Analog Converter)digital 신호를 analog 신호로 변환하는 전자회로-DAC block ... Counter>74HC04 : 2 input NOT gate>74HC05 : Hex inverter>ua741 : Op amp4. 실험절차 및 예상결과-실험1) DAC① single

리포트 | 8페이지 | 1,500원 | 등록일 2020.09.18

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 7주차 결과레포트 (A+자료) - Counter, State Machine, State Diagram

디지털논리회로실험 7주차 실험 보고서목적- Counter의 구조와 동작 원리를 이해한다. (비동기/동기 counters)- State machine을 분석하고 설계할 수 있 ... equation도 작성한다.작성된 equation을 combinational circuit을 구현하듯, 회로에 구현하기만 하면 state machine이 완성된다.실험결과STEP 1 ... 하는 순차 논리회로이다. 일반적으로 000->001->…->111->000과 같이 n-bit 숫자가 증가/감소하는 기능을 수행한다. counter는 여러 개의 flip-flop

리포트 | 28페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서2

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부0) 실험 ... , 발열 등)1) 실험 과정 및 결과실험1결선도회로도결 과? 일반적으로 논리회로에서의 논리소자들이 취하는 전류, 전압 값들은 연속적이며 이러한 연속적인 값들에대해 논리소자들은 High ... 지연 시간을 측정하고 확인한다.4. 현실의 아날로그 시스템을 논리회로의 디지털 시스템으로 적용할 때 발생하는 문제를 이해하고 그것을 보정 및 이용할 수 있다. (노이즈, 딜레이

리포트 | 8페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
MOSFET Current Mirror 설계 예비보고서

계획서3.1 단일 Current Mirror 설계* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.그림 1의 회로와 같이 Current Source에서 M1 ,M2 ... /2)kn'(W/L)을 구한다. 사용한 수식 및 수치를 자세히 적어서 제출한다. (Gate Threshold Voltage와 On-Stage Drain Current이용)I _{D ... 하므로 상관없다.(D) IO = IREF = 10 mA인 전류원을 OrCAD로 설계하여 회로도를 제출한다. (RL=500 Ω으로 설계)(E) PSPICE를 이용하여 시뮬레이션 하

리포트 | 7페이지 | 1,000원 | 등록일 2021.06.18

다운로드 장바구니
충북대 전자회로실험 실험 9 MOSFET 공통 게이트 및 공통 드레인 증폭기 결과

전자 회로 실험 Ⅰ결과 보고서- 실험 9. MOSFET 공통 게이트 및 공통 드레인 증폭기 -교수님조5학과전자공학부학번이름제출일자2021.5.201. 실험 결과1.1 공통 게이트 ... (CG: Common Gate) 증폭기(1) 과 같이 공통 게이트 증폭기 회로를 구성하고, 드레인 바이어스 전압()가 6V가 되도록 를 조절하고 를 계산하시오.=1.7743mAR ... 기2k가 나왔고 실험에서 측정한 Rin은 4.8k로 140%의 오차를 보였다. 마지막으로 Rout에서 매우 큰 오차를 보였는데 의 회로에서 RL은 20K로 되어있다. 반면에 실험

리포트 | 11페이지 | 2,000원 | 등록일 2022.03.03 | 수정일 2022.03.08

다운로드 장바구니
판매자 표지

A+ 2022 중앙대학교 전자회로설계실습 예비보고서 8 MOSFET Current Mirror 설계

설계실습 8. MOSFET Current Mirror 설계과 목 : 전자회로설계실습학 번 :조/이름:3.1 단일 Current Mirror 설계그림 1 Current Source ... 그림 1의 회로와 같이 Current Source에서 M1 ,M2로는 2N7000 (Fairchild)을 이용하며 VCC = VDD = 10 V 인 경우, IREF = 10 mA인 ... 전류원을 설계한다.(A) 2N7000의 Data sheet로부터 (1/2)kn'(W/L)을 구한다. 사용한 수식 및 수치를 자세히 적어서 제출한다. (Gate Threshold

리포트 | 6페이지 | 1,000원 | 등록일 2023.02.25

다운로드 장바구니
서울시립대 전전설2 Lab-07 예비리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ예비리포트Lab-07 Sequential Logic 2작성일: 20.11.011. 실험목적Finite State Machine의 두 종류인 Moore ... 의 개수는 유한)의 천이를 통해 출력을 생성하는 회로로 디지털 시스템 제어회로에 폭넓게 사용된다. FSM은 다음 상태를 결정하는 조합회로 블록, 현 상태를 저장하는 순차회로 블록, 출력 ... machine 보다 적게 디자인 가능하다는 장점이 있다. state는 구현 시 많은 gate를 소모하므로 state 수가 적다는 것은 큰 강점이 된다.1. In-Lab [실습 0]의 코드

리포트 | 8페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
충북대 전자회로실험 실험 10 MOSFET 다단 증폭기 예비

전자 회로 실험 Ⅰ예비 보고서- 실험 10. MOSFET 다단 증폭기 -교수님조5학과전자공학부학번이름제출일자2021.5.201. 실험 목적(1) 2개의 공통 소스 증폭기와 공통 ... 의 공통 소스 증폭기와 한 개의 공통 드레인 증폭기가 결합된 3단 증폭기 (b) 소신호 등가 회로3. 예비 실험은 MOSFET(CD4007)을 이용한 DC 바이어스가 인가된 3단 증폭 ... : Common Source) 증폭기, 공통 게이트(CG: Common Gate) 증폭기, 공통 드레인(CD: Common Drain) 증폭기를 구현 할 수 있다. 은 단일 증폭기

리포트 | 8페이지 | 2,000원 | 등록일 2022.03.03 | 수정일 2022.03.07

다운로드 장바구니
디지털 논리회로 실험 9주차 Shift Register 결과보고서

디지털 논리회로 설계 및 실험결과보고서주제 : Shift Register소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX ... 마지막 플립플롭의 출력 중 NOT 출력을 첫 번째 플립플롭의 입력과 연결한 회로이다. 실험 전 모든 �궜�-�궜� 값이 LOW(0)이므로bar { Q3}가 1로 Data ... 카운터는 맨 마지막 플립플롭의 출력 중 NOT 출력을 첫 번째 플립플롭의 입력과 연결한 회로이다. 실험 전bar { MR}를 0으로 하여 모든 �궜�-�궜� 값을 LOW(0)로 한다

리포트 | 9페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
소신호 소스 공통 FET 교류증폭기 실험

겠다. 시뮬레이션 회로도를 통해 입력저항과 출력저항을 고려해보면, 입력저항 은 무한대이고 출력저항 는 드레인 저항 와 부하저항 의 병렬로 이루어져 있다. 앞선 실험원리에서 출력저항 일 때 ... 소신호 소스 공통 FET 교류증폭기 실험15.1 실험 개요(목적)소신호 소스 공통 FET 교류증폭기의 동작원리를 이해하고 직류 및 교류 파라미터를 측정하여 실제 이론값과 비교 ... 고찰하며, 증폭기의 전압이득에 영향을 미치는 파라미터들에 대해 분석한다.※ 이번 실험에서 JFET은 다루지 않으므로 JFET 대신 MOSFET 에 대한 원리와 이론 내용을 알아보

리포트 | 5페이지 | 3,000원 | 등록일 2021.05.10 | 수정일 2022.04.18

다운로드 장바구니

이전10개 22 23 24 25 262728 29 30 31 다음10개

파워링크

신청하기