"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 621-640 / 2,110건

회로실험I 결과보고서 - 반가산기와 전가산기

)? SN7486(Quad 2-input XOR Gate)실험(1) 다음 회로를 구성하고 진리표를 작성하라.ABSC*************101(2) 을 확장하여 다음 회로를 구성 ... 회로실험I 7주차 결과보고서실험 6. 반가산기와 전가산기실험 준비물(1) 전원공급기(GW GPC-3020A) 1대(2) 오실로스코프(3) 브레드보드? SN7400(Quad 2 ... 다. 다음엔 조심해야겠다.일반적인 회로보다 논리 회로가 훨씬 재미있다. 실험 5에서도 NAND와 인버터가 만나면 결국 AND가 된다는걸 실험 메이트에게 말해줬더니 신기해하

리포트 | 6페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니
논리회로 간소화 결과보고서 A+

Experiment-Report(5장 논리회로 간소화)1. 실험목적BCD – 부당한 코드 탐지기의 진리표를 나타낸다.논리식을 간략화하기 위해서 카르노맵을 이용한다.간략화된 논리식 ... 을 실행하는 회로를 설계하고 실험한다.2. 자료 및 관찰표 5-2 그림 5-4맵으로부터 읽은 최소 SOP:X = DC + BD두 곱의 항을 D로 인수분해하면:X = D(C+B ... )(그림 5-5를 회로로 구성한 것)(그림 5-5의 변형된 형태(OR게이트를 3개의 NAND게이트로)를 구현한 회로.)3. 결과 분석이번 실험에서는 전위차를 이용하여 BCD의 부당

리포트 | 6페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.12

다운로드 장바구니
CMOS-TTL interface 예비보고서

[실험 ‘13’] ‘CMOS-TTL interface’< 예비보고서 >● 실험 목적(1) CMOS의 동작을 이해한다.(2) CMOS와 TTL의 interfacing 방법에 대하 ... 회로는 inverter로서 (a)에 있는 바와 같이 p-channel FET와 n-channel FET로 구성된다. VDD는 +3~18[V]사이이고, low level은 0[V ... ], high level은 VDD이다.CMOS inverter의 동작원리를 이해하기 위하여 MOSFET의 특성을 정리해 보면① n-channel MOS는 gate-source 전압

리포트 | 4페이지 | 1,000원 | 등록일 2019.10.17

다운로드 장바구니
12장 JFET 특성 예비보고서

- Pinch-off(핀치오프)와 Saturation(포화)Gate 바이어스(VG)가 0일 때, Gate는 Source와 단락회로를 이룬다.x = 0에서의 전위는 Gate의 모든 영역 ... /474" https://mathphysics.tistory.com/474예비보고서 전자회로실험1 실험일: 년 월 일 ... 실험 제목: JFET 특성조: 이름: 학번:실험에 관련된 이론- JFET (Junction Field-Effect Transistor)의 원리와 구성접합 게이트 전계 효과

리포트 | 5페이지 | 1,500원 | 등록일 2019.12.22 | 수정일 2022.03.28

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 9. Memory Elements : ROM/RAM 결과 보고서

디지털논리회로실험결과 보고서[11주차]실험 9. Memory Elements : ROM/RAM1. 실험 개요1) 메모리 소자들의 동작 원리와 활용 방법을 이해한다.2 ... 지 및 정답 : 별첨 #13. 실험 노트 : 별첨 #24. 실험 결과 및 분석1) 과정 1~4실험 키트의 ROM에 저장된 데이터를 확인하였다. 회로는 [그림 1], [그림 2 ... 에 서로 다른 패턴을 나타낼 수 있 음을 확인한다. 회로는 [그림 5], [그림 6]과 같다. Clock 신호와 2-to-1 MUX (74LS157), NOT gate 를 이용

리포트 | 6페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
디지털시스템실험 2주차 예비보고서

프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.기본지식1. FPGA(Field ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목① FPGA 및 Verilog의 이해, Verilog를 통한 FPGA ... Programmable Gate Array)FPGA는 1985년 미국 Xilinx사에서 최초로 개발된 PLD(Programmabe Logic Device)로써 디바이스 주변에 입출력

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
회로실험I 결과보고서 - 논리 게이트 및 부울 함수의 구현

NAND Gate) ⋄ SN7402(Quad 2-input NOR Gate) ⋄ SN7486(Quad 2-input XOR Gate)실험(1) SN7408로 회로를 결선하고, 1 ... 실험준비물(1) 디지털 멀티미터(HP 34401A) 1개(2) 전원공급기(GW GPC-3020A) 1개(3) 오실로스코프(4) 브레드보드(WISH 206) 1개 ⋄ SN7404 ... (Hex Inverter) ⋄ SN7408(Quad 2-input AND Gate) ⋄ SN7432(Quad 2-input OR Gate) ⋄ SN7400(Quad 2-input

리포트 | 6페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니
기초회로실험1 Lab 12 Full Adder Report

-input positive OR Gate7408칩: quadruple 2-input exclusive OR Gate위 회로는 Boolean function으로 표현하자면,S0=A ... *************10111010001101101101011111* DISCUSSION & CONCLUSION몇 개의 칩과 logic unit을 이용한 실험에서, full adder 회로 ... * Introduction1. 목적Full Adder circuit을 구성하고 논리식을 보인다.2. 과정logic lab unit, quadruple 칩을 사용하여 회로를 구성

리포트 | 5페이지 | 2,000원 | 등록일 2019.08.01

다운로드 장바구니
FET특성 및 증폭기 예비보고서

FET특성 및 증폭기예비보고서1. 실험 목적본 실험을 통해 이론을 통해 배웠던 특성곡선에 대해 확인한다.이론을 통해 배웠던 FET증폭회로에 대해 확인한다.2. 기초 이론2.1 ... (drain)에 흐르는 전자류(電子流)를 게이트(gate)에 가한 전압에 의한 전기장으로 제어하는 것이다. 즉, 채널의 저항을 변화시켜 다수 캐리어의 흐름을 제어하는 것이다. FET ... 는 접합형과 절연 게이트형(MOS형)이 있고, 다시 각각 n채널형과 p채널형으로 나눈다. 전극명은 드레인(D:drain), 소스(S:source) 및 게이트(G:gate)로 3단자이

리포트 | 11페이지 | 1,000원 | 등록일 2020.07.27

다운로드 장바구니
판매자 표지

[기초회로실험]D Flip-flop의 설계

, Electronic Logic Gate (7410 NAND-Gate), 전선4. 실험 방법가. 실험 과정1) 7410 2개를 이용하여 위 회로도를 구성한다.2) 각 gate를 전선 ... D Flip-flop의 설계1. 실험 목적가. Logic Lab Unit과 Electronic Logic Gate들을 이용하여 D Flip-flop를 설계하고 설계 후 디지털 ... 회로의 결과를 알아본다.2. 실험 이론 및 원리가. Flip-Flop2개의 안정상태를 지니고, 트리거에 의해 한쪽 안정상태에서 다른 안정상태로 바뀌고, 다음 트리거에 의해 본래

리포트 | 3페이지 | 1,500원 | 등록일 2019.03.31 | 수정일 2020.08.06

다운로드 장바구니
전자회로실험 결과보고서 디지털집적회로

실험22. 디지털 집적회로1. 실험제목디지털 집적회로: AND, OR, NAND, NOR gate2. 목적1) AND gate와 OR gate가 복합된 회로의 진리표를 실험 ... 을 통하여 작성한다.2) 인버터와 NOR 게이트의 진리표를 실험을 통하여 작성한다.3) 다른 게이트를 이용하여 NAND 게이트를 설계한다.3. 실험 과정? PMOS NMOS비에 따른 ... Voltage Transfer Charateristic그림 1과 같은 회로를 구성하고 Vin 전압을 바꾸어가며 Vout을 측정한다. 그림 2와 같이 M2와 M1의 병렬로 연결

리포트 | 8페이지 | 3,000원 | 등록일 2019.10.03

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2 ... , NOR2, XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 ... .② Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.회로부품Field

리포트 | 7페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
회로실험I 예비보고서 - 논리 게이트 및 부울 함수의 구현

회로실험I 4주차 예비보고서실험 4. 논리 게이트 및 부울 함수의 구현목적?AND, OR, NOT, NAND, NOR, XOR, XNOR의 논리함수 개념과 Gate의 구조 및 ... 기능을 습득한다.? 부울 대수를 사용한 논리회로의 표현방식 및 등가회로를 익힌다.NOT(Inverter)- 하나의 입력과 출력을 가짐- 신호선과 논리기호의 접점에 작은 원을 그림OR ... 게이트- 입력 중 어느 하나 또는 두 개가 모두 1일 때출력이 1이 되는 논리회로AND 게이트- 두 입력이 모두 1일 때만 출력이 1- 한 입력이 1이고, 다른 입력이 0이

리포트 | 4페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니
시립대 전전설2 [2주차 예비] 레포트

)가. Purpose of this Lab이번 실험에서는 Verilog HDL 언어를 사용하여 논리회로를 설계하는 방법을 배운다. 비트 단위 연산자를 이용하는 실험과 Gate Primitive ... 전자전기컴퓨터설계실험 ⅡPre-report2주차: HDL을 사용한 디지털회로 설계 툴 (Xilinx ISE) 사용법1. Introduction (실험에 대한 소개 ... 를 사용하는 방법, Behavioral modeling을 이용한 설계방법을 실험을 통해서 실시한다. 설계한 로직을 시뮬레이션 하기 위해 테스트 밴치까지 작성을 한다.나

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 8. Multiplier Design 결과 보고서

디지털논리회로실험(EEE2052-01)서강대학교 전자공학과2017년 2학기 결과레포트실험8. Multiplier Design1. 실험개요1) 4비트 곱셈기의 구조와 원리를 이해 ... 한다.2) 팀 단위로 디지털 회로 설계하는 방법을 이해 한다2. 퀴즈 답안지 및 정답-퀴즈 없음3. 실험노트-실험 노트 없음4. 실험 결과 및 분석1) 각자가 설계한 Block ... 을 Xilinx ISE로 합성하고, FPGA에 다운로드 한 후 동작을 검증한다. Full adderc1 -> carry input, c -> output에서의 carry실험 시 full

리포트 | 4페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
RS-Latch와 D-Latch

. RS latch① NOR gate(TTL IC 7402)를 사용하여 그림 1과 같이 회로를 꾸민다. 표 1에 따라 각각의 입력에 따른 출력을 살펴본다. 이를 이용하여 그림 4 ... 이 된다. 입력 값이 1, 1일 때 이론적인 출력은 0이지만 실험 값은 1, 0이 나왔다. 다시 입력 값이 0, 1으로 돌아와 처음 출력과 동일.② NAND gate(TTL IC ... 7400)를 사용하여 그림 5와 같이 회로를 꾸민다. 각각의 입력에 따른 출력을 살펴본다. 앞에서의 NOR gate RS latch와 비교한다.RSQQ

리포트 | 5페이지 | 1,000원 | 등록일 2019.06.25 | 수정일 2021.06.28

다운로드 장바구니
7th monostable , not gate

1. 실험 목적555 timer를 이해하고, monostable, not gate 회로를 제작하고 알아본다.2. 실험 이론555 timer555 timer는 IC로 예부터 많이 ... 사용할 수 있겠다는 생각이 들었다.Not gate이 실험에서는 Not gate 회로를 통해 Schmitt trigger, hysteresis에 대하여 알아보았다. Not gate ... . Output 단자에 LED를 연결하여 2번 과정을 반복하여라.그림 5 Monostable circuit2. Not gate1. 그림6과 같이 Not gate 회로를 구성하여라.(Vs=6

리포트 | 10페이지 | 1,000원 | 등록일 2019.06.10

다운로드 장바구니
555timer

1. 실험목적555 timer에 대해서 알아보고 이를 이용한 단안정 회로와 Not gate의 작동을 실험해본다.2. 실험이론(1) 555 timer IC그림 1 555 timer ... timer를 이용하여 Not gate회로를 설계하기 때문에 실험에서 [그림7]의 회로를 이용하지는 않는다. 하지만 기본적인 Not gate의 원리는 같고 555 timer의 각 핀 ... 로 나타낸 후 not gate 회로의 hysteresis를 관찰 한다.5. 실험결과Monostable circuitR _{1}=731.0k` ohm+-0.5C _{1} =2.150

리포트 | 11페이지 | 1,500원 | 등록일 2019.03.23

다운로드 장바구니
실험결과 실험14 공통 소오스 및 공통 게이트 트랜지스터 증폭기

Source 회로의 직류해석과 교류해석, 공통 gate 회로의 직류해석과 교류해석으로 나누어진다. 첫 번째 실험인 공통 Source 회로에서의 직류해석은 표 14-3을 통해 확인 ... 본 실험은 공통 Source와 공통 gate 증폭기의 직류전압 및 교류신호를 측정하여 전압 이득과 입출력 임피던스를 측정하는 실험이다. 실험은 크게 2가지로 나누어지며, 공통 ... 할 수 있다. 회로에 20V를 인가하고 각 소자에 인가된 전압을 찾은 결과 이론 값과 비슷한, 약간의 오차만이 있다는 사실을 알 수 있었다. 이어서 교류해석을 시작한다. 인 신호

리포트 | 2페이지 | 1,000원 | 등록일 2019.05.11

다운로드 장바구니
아주대학교 논리회로실험 실험3 가산김.감산기 결과보고서

)00000001100101001101100101010111001111113) 분석이 실험은 반가산기2개와 OR gate를 이용하여 회로를 구성하였다. 그 예상 값과 실제로 회로를 구성하고 결과 값을 얻 ... )00000111101011003) 분석이 실험은 반감산기의 회로를 AND gate와 XOR gate를 이용하여 회로를 설계하였다. 그리고 그 예상 값을 구해와 실제로 회로를 구성 ... this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험학 번:성 명

리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니

이전10개 27 28 29 30 313233 34 35 36 다음10개

파워링크

신청하기