[전자회로] Pspice (전가산기와 반가산기) 실험 레포트

목차

1. 원리
2. GATE
3. 결과
4. 고찰

본문내용

1. 원리

◆반가산기 (half adder)
- 두 개의 2진수 한자리를 입력하여 합(sum)과 캐리(carry)를 구하는 덧셈 회로. 캐리는 입력 값이 모두 1인 경우에만 1이 되고, 합은 입력 두 개 중 하나만 1이면 결과는 1이 된다.

◆전가산기 (full adder)

- 덧셈해야 할 2개의 비트와 다른 숫자 위치(digit position)에서 보내 온 자리 올림 비트를 받아 2개의 출력, 즉 합과 새로운 자리 올림수(result carry)를 생성한다.

<중 략>

4. 고찰

● 시뮬레이션 조건
- 반가산기 : 0s ~ 4s
A : 0/0/1/1, B : 0/1/0/1
- 전가산기 : 0s ~ 8s
A : 0/0/0/0/1/1/1/1, B : 0/0/1/1/0/0/1/1, C : 0/1/0/1/0/1/0/1

반가산기의 구현에서 sum인 (AB' + A'B) 의 회로와 (A + B)(A' + B') 의 회로를 각각 만들어 비교하여 같은 결과를 갖는 것을 확인하였다. 또 반가산기의 carry 인 AB 를 구하여 입력 값 A, B에 따른 sum 이 0/1/1/0 을, carry 값이 0/0/0/1 을 가지므로 예비 레포트에서 조사한 반가산기와 비교한 결과 같은 값을 가진다는 것을 알게 되었다.

참고 자료

없음