"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 381-400 / 2,110건

[A+][예비보고서] 중앙대 전자회로설계실습 MOSFET Current Mirror 설계

설계실습 8. MOSFET Current Mirror 설계3. 설계실습 계획서3.1 단일 Current Mirror그림 1의 회로와 같이 Current Source에서 M1 ,M ... /2)kn'(W/L)을 구한다. 사용한 수식 및 수치를 자세히 적어서 제출한다. (Gate Threshold Voltage와 On-Stage Drain Current이용)ID2 ... =Data sheet를 참고하여 = 4.5V , =10V 일때 On-Stage Drain Current ID(ON) =75mA , Gate Threshold Voltage (Typ

리포트 | 3페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 1.TTL - 예비+결과+성적인증 (서울시립대)

* 실험 목적1.TTL과 LED 소자를 이용한 논리회로를 이해할 수 있다.2.여러 논리회로(OR, XOR, AND, HA, FA)에 대한 설계와 실험을 할 수 있다.[2] fan ... tandard loads that could be connected to the output of the gate under the normal condition.) 핀의 수가 일정 수

리포트 | 16페이지 | 무료 | 등록일 2021.07.10 | 수정일 2021.09.27

다운로드 장바구니
11. 카운터 설계 결과보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

아날로그 및 디지털 회로 설계 실습-실습 11 결과보고서-카운터 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :11-4. 설계실습 방법11-4-1 비동기 8진 카운터 ... 설계(A) 그림 11-1과 같이 회로를 결선한다.(B) 출력 Q1, Q2, Q3에 LED를 연결한다. (330Ω저항과 LED를 직렬으로 연결하고 결과레포트에 그 이유를 서술 ... 한다.)출력에 LED를 연결할 때 저항을 직렬로 연결하는 이유는 LED로 과전류가 흐르는 것을 방지하기 위해서이다.(C) VCC로부터 버튼 스위치를 연결하고 chattering 방지 회로

리포트 | 6페이지 | 1,000원 | 등록일 2022.10.24

다운로드 장바구니
판매자 표지

설계실습 8. MOSFET Current Mirror 설계 예비레포트

까지만 사용한다.그림 1(교재 참고)의 회로와 같이 Current Source에서 , 로는 2N7000 (Fairchild)을 이용하여 ==10V 인 경우, =10mA인 전류원을 설계 ... 한다.2N7000의 Data sheet로부터 (1/2)'(W/L)을 구한다. 사용한 수식 및 수치를 자세히 적어서 제출한다. (Gate Threshold Voltage와 On ... ) = = =104.1666104mA/이다.=10mA인 전류원을 설계하기 위해서 의 를 구하여라. 또한 를 만족시키기 위한 값을 구하여라.는 Drain단과 Gate단이 연결되어 있

리포트 | 5페이지 | 1,000원 | 등록일 2021.03.09 | 수정일 2021.03.12

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 예비보고서6

하는 파형을 출력한다.본 실험에서는 XOR gate를 이용하여 위상 검출기를 제작하였다.2. 루프 필터 Loop filter위상 검출기에서 검출된 신호는 저항과 커패시터로 구성된 Low ... 아날로그 및 디지털 회로설계실습(실습6 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 6. 위상 제어 루프(PLL)실습날짜2021.10.18. 17시교과목 ... 번호제출기한2021.10.17. 24시작성자제출날짜(이클래스)2021.10.16.1. 목적위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수

리포트 | 12페이지 | 1,500원 | 등록일 2022.09.14

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 6차예비보고서-위상 제어 루프(PLL)

1. 실험 목적위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화(Phase Locking) 원리를 이해한다.2. 준비물저항 ... BJT (2N3904(NPN)) : 1 개IC UA741 Op amp : 3 개Inverter 74HC04 : 1 개XOR gate 74HC86 : 1 개오실로스코프

리포트 | 11페이지 | 1,000원 | 등록일 2021.10.06

다운로드 장바구니
아주대학교 일반전자공학실험 Digital Dice A+결과보고서

Encoder컨버터를 구현하는 실험이다. 컨버터에 필요한 칩셋은 7410 칩셋과 7404 칩셋인데 7410 칩셋은 3개의 인풋을 받는 NAND gate이고 한 칩셋 안에 3개의 로직 ... 면 패턴에 해당하는 LED에 불빛이 들어온다.* 배치도> 회로에 7개의 LED(H모양으로)와 저항이 필요하다> 저항이 필요한 이유는 다이오드가 망가지지 않게 하기 위함이다.> 배치 ... 도를 따라 프로토보드에 회로를 연결한 모습> DIO 0 ~ 3까지 4개의 포트가 A,B,C,D와 연결된다.> DIO에서 나오는 것을 LED에 연결한다.Exercise 11-1

리포트 | 22페이지 | 2,000원 | 등록일 2022.05.14

다운로드 장바구니
[부산대학교][전기공학과][어드벤처디자인] 10장 Flip-flop 및 Shift register(10주차 결과보고서) A+

어드벤처디자인 결과보고서Flip-flop 및 Shift register학과: 전기공학과학번:이름:실험 목적실제로 Flipflop을 Gate로써 구성하여 그 동작 원리를 설명 ... 하고 Flipflop를 이용하여 Shift Register를 구성하는 것이 이 실험의 목적이다실험 방법그림에 나타난 논리회로를 구성하라. 이것은 NAND 게이트를 이용하여 만든 D-플립 ... 플롭이다. 그 동작 상태를 점검하라.실험 결과그림을 참고하여 LS7400과 LS7404를 이용하여 회로를 구성하였다. D, Clock, Q, Q’ 의 on/off(1/0) 상태

리포트 | 6페이지 | 1,000원 | 등록일 2021.04.25

다운로드 장바구니
8주차-실험8 예비 - MOSFET 기본특성2- 문턱전압, 이동도, "on"저항 Ron

전자회로실험Ⅰ교수님조교님실험 8. MOSFET 기본특성Ⅱ - 예비보고서문턱전압, 이동도, “on”저항R _{on}제출일 : 2016. 04. 29. 금요일실험제목 : MOSFET ... 작아진다.3. 실험기기 및 부품(1) MOSFET CD4007(1개)(2) 저항10kOMEGA (1개)(3) DVM(DMM)(4) 전원공급기4. 예비 실험1) 아래 과 같은 회로 ... 기본특성Ⅱ- 문턱전압, 이동도, “on”저항R _{on}1. 실험 목적본 실험의 목적은 MOSFET의 소오스-드레인 채널의 저항적 특성을 측정하는 것이다. 이 실험을 마친 후

리포트 | 2페이지 | 1,500원 | 등록일 2020.10.02

다운로드 장바구니
판매자 표지

20,21장(공통소스 트랜지스터 증폭기,다단 증폭기 RC 결합) 결과보고서

실험 제목: 20장 공통소스 트랜지스터 증폭기21장 다단 증폭기: RC 결합요약문이번실험의 목적은 CS 증폭기(FET)의 전압이득과 2개의 CS 증폭회로를 이은 회로의 전압이득 ... 하고 DMM으로 의 값을 측정한다. 측정값을 이용하여를 계산한다.← 을 추가해 구현한 회로(2)시뮬레이션 결과∴/ 측정 [물성이용 실험수업 측정방법]측정전달특성곡선에 따라 =0V일 ... 때 이다 실험진행 중에는 정확한 을 위하여 Gate와 Sourec 두 단자 모두 Ground에 연결한다.가 되도록 가변저항을 맞춰 근사한 전압을 확인한 후 를 이용하여 를 계산2

리포트 | 8페이지 | 1,500원 | 등록일 2022.05.01 | 수정일 2022.07.17

다운로드 장바구니
충북대학교 전자공학부 전자회로실험I 예비보고서 실험 11. MOSFET CS, CG, CD 증폭기

[실험 11. MOSFET CS, CG, CD 증폭기 (예비보고서)]1. 실험 목적* MOSFET은 3개의 단자 (Gate, Source, Drain)를 가짐=> 이 3개의 단자 ... ), Common-Gate(CG), Common-Drain(CD)* 바이어스 조건에 따라 서로 다른 특성(이득, 입, 출력 단자의 저항 등)을 살리도록 IC를 구성하는데 응용 ... MOS의 경우의 소신호 ac 등가회로- ac 등가회로에서 DC 전압은 ground (접지)로 인식되어 drain에 인가된 VDD는 zero 전압으로 인식=> 출력 전압은 순수한 ac

리포트 | 4페이지 | 2,000원 | 등록일 2020.09.24

다운로드 장바구니
아날로그및디지털회로설계실습 논리함수와게이트

아날로그 및 디지털회로 설계실습예비 REPORT7. 논리함수와 게이트분 반교 수 명실험 날짜제출 날짜조학 번이 름요약 : 여러 종류의 게이트의 기능을 측정하여 실험적으로 이해 ... 의 회로도롤 설계한다.XNOR 진리표입력출력ABY001010100111NAND gateNOR gateXOR gateXNOR gate(B) AND 게이트와 OR 게이트 각각의 입출력 ... 한다.1. 서론여러 종류의 게이트의 기능을 측정하여 실험적으로 이해한다.2. 실험결과1-3. 설계실습 계획서1-3-1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT

리포트 | 5페이지 | 1,000원 | 등록일 2021.12.15

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서5

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험5 ... 의 디코더와 인코더의 구조 및 종류를 숙지하고, 응용 방법을 모색한다.1) 실험 과정 및 결과실험2- 저항 및 LED와 같이 편의를 제외하곤 결선도와 같게 구성했다.- 이 회로의 경우 ... 어주는 조합논리회로이다. 그러나1010 _{(2)} SIM 1111 _{(2)} (BCD)는 Unused code words이므로 출력은 0~9까지만 사용한다. 또한 실험은 사정

리포트 | 9페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
판매자 표지

전기전자공학기초실험-직렬 및 병렬 다이오드 구조

3주차 기초전자 공학 실험 예비 리포트박**의****제목 : 직렬 및 병렬 다이오드 구조(diode configurations)목적 :1. 직렬 또는 다이오드 구조 회로를 해석 ... 하고, 다양한 다이오드 회로의 회로 전압을 계산하고 측정한다.2. PSpice를 이용하여 다이오드를 포함한 회로의 바이어스 점 해석을 수행한다.실험 소요 장비 : 계측기 - DMM ... 이 되면 출력신호가 1(운전신호)이 되는 회로이다.- 반대로 입력신호가 전부 0이 되었을 때는 출력신호가 0(운전정지)이 되도록 하는 회로다.- OR gate회로는 A나 B 둘 중

리포트 | 5페이지 | 2,000원 | 등록일 2023.02.09

다운로드 장바구니
A+ 기계공학 기초실험 TTL-Logic 실험 예비레포트 (예비 보고서)

하여라. 논리게이트의 의미 역시 작성하여라.논리게이트란 논리 회로를 구현하는 데 기본적으로 사용되는 요소로 2진 정보만 다룬다.과제 2 : 과제 1과 연계하여 실험결과(5)에 있는 6 ... 과제 1 : 기본 논리 게이트 (Logic Gate - AND / OR / NOT / NAND / NOR / XOR)의 이름과 기호를 작성하고, 각각의 입출력의 개수를 정리 ... 가지 기본논리회로에 있는 결과를 예측하여라.논리 게이트논리함수진리표Y=A*BABY000010100111Y=A+BABY000011101111Y=A'AY0110Y=(A*B)'ABY

리포트 | 4페이지 | 1,000원 | 등록일 2020.10.22

다운로드 장바구니
(A+)중앙대학교 전자회로설계실습 8 MOSFET Current Mirror 설계 예비보고서

그림 1의 회로와 같이 Current Source에서 M1 ,M2로는 2N7000/FAI을 이용하며 VCC = VDD = 10 V인 경우, IREF = 10 mA인 전류원을 설계 ... 한다. (A) 2N7000의 Data sheet로부터 (1/2)kn'(W/L)을 구한다. 사용한 수식 및 수치를 자세히 적어서 제출한다. (Gate Threshold Voltage ... . Saturation 영역에서 RO ≡이다. 실험할 때, VCC를 10 V로 고정한다면, RO를 어떻게 구할 것인지 설명하라

리포트 | 8페이지 | 1,000원 | 등록일 2022.03.02

다운로드 장바구니
11주차-실험11 예비 - MOSFET CS, CG, CD 증폭기

전자회로실험Ⅰ교수님조교님실험 11. MOSFET CS, CG, CD 증폭기 - 예비보고서제출일 : 2016. 05. 27. 금요일실험제목 : MOSFET CS, CG, CD 증폭 ... 기1. 실험 목적MOSFET은 BJT(Bipolar Junction Transistor)와 마찬가지로 3개의 단자(Gate, Source, Drain)를 가지고 있기 때문에 이 3 ... , 입,출력 단자의 저항 등이 다르기 때문에 각각의 특성을 살리도록 IC를 구성하는데 응용하여야 한다. 본 실험에서는 CS, CG 그리고 CD 증폭기를 구성하고 각각의 전달 곡선

리포트 | 2페이지 | 1,500원 | 등록일 2020.10.02 | 수정일 2020.11.15

다운로드 장바구니
8. MOSFET Current Mirror 설계 예비보고서 - [전자회로설계실습 A+ 인증]

Mirror 설계그림 1 Current Source* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.그림 1의 회로와 같이 Current Source에서 M1 ,M2로는 2N ... )kn'(W/L)을 구한다. 사용한 수식 및 수치를 자세히 적어서 제출한다. (Gate Threshold Voltage와 On-Stage Drain Current이용)Vth = 2 ... 을 구하여라.M2의 Drain과 Gate는 연결되어 있으므로 MOSFET가 ON 되어있는 상태라면 항상 Saturation 영역에서 동작하고, 그때의 전류 이므로 VGS는을 만족

리포트 | 5페이지 | 1,000원 | 등록일 2022.05.02 | 수정일 2023.01.03

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+

Pre-reportSchematic Design with Logic Gates날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 이용 ... 하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 배치 ... 하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration까지 수행해서 동작을 확인한다.나

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 14 캐스코드 증폭기)

ig, m1 V_gate V_sig, m2 V_drain[표 14-4]고찰 : 이번 실험에서는 캐스코드 증폭기 회로에 정현파 입력 전압을 인가하고, 입출력 전압의 크기를 기록 ... 결과 보고서실험 14_캐스코드 증폭기과목학과학번이름1 회로의 이론적 해석캐스코드 증폭기 회로(실험회로 1)1. 입력단:- 입력 신호 v_sig 는 첫 번째 MOSFET M_1 ... 이 중요한 회로에서 자주 사용되며, 신호 왜곡이 적고 안정적인 성능을 보인다2 실험 절차 및 결과1. 실험회로 1([그림 14-8])에서V _{DD} 값을 12V,v _{sig

리포트 | 10페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니

이전10개 15 16 17 18 192021 22 23 24 다음10개

파워링크

신청하기