"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 421-440 / 2,110건

아날로그 및 디지털회로설계실습 실습2(Switching Mode Power Supply (SMPS)) 결과보고서

설계실습 2. Switching Mode Power Supply (SMPS)요약전류를 공급하는 과정에서 안정화 역할을 해주는 PWM 제어회로에 대해 실험을 하였다. PWM 제어 ... Supply로 5 V를 인가하였으며 Oscilloscope의 CH1은 MOSFET의 GATE에 CH2는 가변저항에 연결하였다.② PWM 제어회로를 이용하여 스위칭 신호를 넣 ... 도 주어진 값에 큰 차이가 없도록 잘 조정하였기 때문에 전반적으로는 실험이 잘 되었다고 생각한다. Buck Converter를 설계할 때 PWM 제어회로를 사용하지 않

리포트 | 7페이지 | 1,000원 | 등록일 2020.09.24

다운로드 장바구니
판매자 표지

2019년 하반기 ASML cs엔지니어 합격자소서

지가 않았습니다. 그래서 저는 전자회로, VLSI 등 관련 서적을 찾아보면서 Chip이 CMOS 구조 및 Repeater 구조로 구성된 것을 알 수 있었습니다. 전체적인 Gate 구조 ... 캠프 강사, 물리실험조교이러한 경험들을 통해 배운 것들은 제 소중한 자산이 되었고, 다양한 도전을 시도하는 것을 즐기게 되어 저를 성장하게 하였습니다.직무역량[자원을 최대한 활용 ... 하여 만든 “사거리 신호등”]2학년 때 “디지털공학과 회로이론” 강의에서 배운 이론을 적용하여 “사거리 신호등”을 설계하였습니다.처음 맡게 된 프로젝트이었기에 기초지식으로 응용

자기소개서 | 5페이지 | 3,000원 | 등록일 2022.03.13

다운로드 장바구니
논리회로설계실험 3주차 Adder 설계

1) Objective of the Experiment(실험 목적)이번 실습에선 우선 1-bit full adder를 W3 강의에서 다룬 half adder의 구현방법과 s ... + ABCin 그리고 Cout = AB + BCin + ACin 이다. 우리가 Verilog에서 사용할 gate는 input이 2개 이므로 식을 간단히 만들어줘야 한다. Sum ... Implementations(코드 실행)3.1)1-bit full adder는 behavioral modeling 방식으로 이미 구현된 상태이기 때문에 dataflow modeling과 gate

리포트 | 8페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
판매자 표지

SK하이닉스 회로설계직 합격자소서

디지털 난수 발생 회로를 설계. 기존의 구조에서 3개의 gate만을 추가하여 성능을 향상시켰고, 이때 전력효율과 성능의 trade-off 관계를 고려한 점에서 높은 평가를 받아 은상 ... 과정 / 지식과 기술을 실전에 적용한 경험 / 경험의 진실성을 증명할 수 있는 근거가 잘 드러나도록 기술)[회로의 PPA 개선을 위한 노력]6주간의 인턴 기간동안 MDDI 개발팀 ... 에서 이미지 데이터를 control하는 블럭의 Digital Design 경험을 쌓았습니다. 기능 구현 후에는 수정과 합성하는 과정을 반복하며 4주간 회로의 PPA를 개선하는 과정

자기소개서 | 3페이지 | 3,000원 | 등록일 2024.02.11

다운로드 장바구니
서강대학교 디지털논리회로실험 7주차 결과보고서

1. 실험목적1) CountersCounter의 구조와 동작원리를 이해한다.비동기/동기 counters2) State machine designMealy and Moore ... machines를 구분하고 각각의 동작 특성을 이해한다.State machine을 분석하고 설계할 수 있는 능력을 기른다.2. 배경이론 및 실험방법Counter는 clock에 의해 단일 ... cycle을 반복적으로 수행하는 순차 논리회로이다. Counter의 modulus는 cycle내의 상태 수에 의해 결정되는데, 여기서 modulus란 다시 초기상태로 돌아오

리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
아주대학교 논리회로실험 / 4번 실험 Multiplexer & Demultiplexer 예비보고서

3주차 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 4. Multiplexer & Demultiplexer1. 회로 결선도DS0S1S0 ... ※ 이때, 다이오드 출력에는 저항이 연결되어 있음을 가정한다.2. 실험 목적본 실험에서는 조합 논리회로의 일종인 멀티플렉서와 디멀티플렉서에 대해 다룬다. 여러 입력선 중에서 하나 ... 0XX0010X1XX0101XX0X0001XX1X0111XXX00011XXX101핀 구성함수 다이어그램4. 실험 이론Multiplexer (멀티 플렉서)멀티 플렉서 회로도와 진리표

리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
판매자 표지

아날로그 및 디지털 회로 설계 실습 결과보고서11 카운터 설계

아날로그 및 디지털 회로 설계 실습-실습11. 카운터 설계-학 과 :담당 교수님 :제출일 :조 :학번 / 이름 :11-4. 설계실습 방법비동기 8진 카운터 설계(D) 버튼을 한 ... 번씩 눌러 가면서 카운터가 정상적으로 동작하는 지 확인, 그 결과를 제출한다. ( Chattering 방지 회로 추가하여 설계한 항목)먼저, 기본적인 회로는 위와 같이 구성 ... 하였다. 8진 카운터 설계를 위하여 3개의 flip-flop 소자를 사용하였으며, 상기 회로는 비동기 카운터 이기에, CLK값을 모두 한 단자로 모으지 않고 각각 스위치를 on/off 할

리포트 | 11페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

다운로드 장바구니
판매자 표지

동기식,비동기식 카운터 예비레포트

tate diagram of the counter.3. 실험 장비-Two 74LS76A dual J-K flip-flops-7408 quad AND gate4. 관련 이론-카운터카운터 ... 1. 실험 제목 [Asynchronous Counter, Design of Synchronous Counters]2. 실험 목적1) Asynchronous Counter-s ... 란 2개 이상의 플립플롭으로 구성되어, 매 입력 클록 펄스 마다 미리 정해진 순서대로 상태가 변하는 순서 논리 회로 또는 레지스터이다. 클럭펄스를 세어서 발생 횟수를 세거나, 동작

리포트 | 5페이지 | 1,000원 | 등록일 2022.08.21

다운로드 장바구니
판매자 표지

에너지변환실험 A+레포트_정전압회로, 사이리스터 특성

전자회로실험 보고서정전압회로 실험, 사이리스터 특성 실험1. 실험 목적정전압회로의 기본적인 원리를 이해한다.7805 IC 정전압회로를 이용하여 정전압 IC의 응용회로를 이해 ... , 함수 발생기, 저항, 전선, 빵판, 집적회로 패키지4. 실험 과정실험1) 정전압 IC 기본회로 실험? 정전압 IC 7805를 이용하여 기본회로를 구성한다.? 입력전압V _{i ... 에 각각1 mu F의 전해콘덴서를 연결하고, ?번을 반복하여 출력파형을 관찰하여 기록한다.실험2) 정전압 IC 응용회로 실험? 정전압 IC 7805를 이용하여 정전압 IC 응용회로

리포트 | 6페이지 | 2,000원 | 등록일 2024.04.04

다운로드 장바구니
서강대학교 디지털논리회로실험 4주차 결과보고서

1. 실험목적1) Multiplexer의 동작원리와 활용방법을 이해한다.2) Exclusive-OR gate의 동작원리와 활용방법을 이해한다.3) Three-state 소자 ... 의 동작원리와 활용방법을 이해한다.2. 배경이론 및 실험방법Multiplexer는 n개의 입력신호로부터 1개를 선택해서 출력에 연결해주는 Digital Switch이다.일반적으로 n개 ... output-disable이라고 한다. 이 핀을 조작해 해당 소자의 출력을 high-impedance상태로 만들 것인지 여부를 결정한다. 소자의 유형은 다음과 같다. 실험은 우선

리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
논리회로설계실험 5주차 Encoder 설계

1) Objective of the Experiment(실험 목적)이번 실습은 4:2 Priority encoder를 behavioral modeling, dataflow ... modeling, gate-level modeling 이 세가지 모델링 방법으로 구현하는 것을 목표로 한다. 강의시간에 다룬 4:2 encoder의 modeling 방법을 참고하여 구현 ... modeling, gate-level modeling으로 구현하였다.3.1) Behavioral modeling수정하기 전의 코드는 모든 case의 경우가 다 분류되어 있었지만, 중복

리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
(A+) 전자회로실험 FET바이어스 회로 및 FET 증폭기 예비레포트 / 결과보고서

표지 양식년도-학기2020 년 2학기과목명전자회로실험LAB번호제목1FET바이어스 회로 및 FET 증폭기실험 일자2020년 10 월 21 일제출자 이름제출자 학번Chapter 1 ... {DELTA v _{GS}} RIGHT | _{v _{DS}} =ConstantCommon Source의 경우에 대해서만 실험하며 CS에 대한 회로를 보면여기서{R}_{1},{R ... . 관련 이론FET(field effect transistor)는 전계효과 트랜지스터로 명명된다. 이 실험에서는 주로 JFET에 대해서만 취급하기로 한다. FET는 소스, 드레인

리포트 | 13페이지 | 1,500원 | 등록일 2021.01.10

다운로드 장바구니
아주대학교 논리회로실험 / 5번 실험 Decoder & Dencoder 예비보고서

5번 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 5. Decoder & Encoder1. 회로 결선도※ 이때, 다이오드 출력에는 저항 ... 이 연결되어 있음을 가정한다.2. 실험 목적본 실험에서는 이전 실험에 이어서 조합 논리회로의 일종이라고 생각할 수 있는 디코더와 인코더에 대해 다룬다. 앞선 멀티플렉서와 디 ... 는 모습을 확인할 수 있다.6. 참고 문헌? 아주대학교 논리회로 실험 강의 노트 (2020)? 임석구 외 1인 공저, 『디지털 논리회로 (이론, 실습, 시뮬레이션)』, 제 2판

리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
판매자 표지

중앙대학교 전자회로설계실습 예비보고서8

단일 Current Mirror 설계*모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.그림 1의 회로와 같이 Current Source에서 , 로는 2N7000 ... 를 자세히 적어서 제출한다. (Gate Threshold Voltage와 On-stage drain current 이용)Data sheet의 값을 통해 = 2.1V (Typ)의 값 ... 로 설계하여 회로도를 제출한다. (=500Ω)(E) PSPICE를 이용하여 시뮬레이션하고, 시뮬레이션 값을 다음 표에 작성하라. (Bias Point로 설정하고 시뮬레이션

리포트 | 7페이지 | 2,000원 | 등록일 2024.03.10

다운로드 장바구니
기초실험 17장 J-FET의 특성 및 응용 결과 레포트

를 변화시키기 위해서 가변되기 때문에 도통점과 도통각을 변화시키는것이 가능하다는것도 실험을 통하여 확인할수있었다.이번 실험은 회로를 구성하는 것을 제외하고는 크게 어려운 내용이 없었으며 결과 또한 예상한 값으로 도출되었다. 오차의 원인은 부품 기기의 조금의 오차라고 생각된다. ... J-FET의 특성(결과)1. 실험 데이터2. 실험관련질문3. 고찰(1) 실험 데이터표 17-1 UJT 에미터 특성곡선표 17-2 UJT 의 이장발진기실험순서측정점파형Vp-p주파수 ... [Hz](8),(9)Ve,V(B1)6.433V1.026V1.966kHzVe,V(B1)6.456V2.254V1.183kHz표 17-3실험순서조건측정점파형부하전류[mA](11)XAB3

리포트 | 7페이지 | 1,500원 | 등록일 2020.10.29

다운로드 장바구니
뉴런 모스 기반의 4치 논리게이트를 이용한 동기식 4치 카운터 설계 (Design of Synchronous Quaternary Counter using Quaternary Logic Gate Based on Neuron-MOS)

인버터, 항등 셀, 4×1 멀티플렉서)로 구성되어 있다. 이 카운터의 모의실험 결과는 10[ns]의 지연시간과 8.48[mW]의 전력소모를 보여준다. 또한 다치논리 회로로 설계 ... 본 논문에서는 다운 리터럴 회로(DLC)를 이용하여 4치 논리 게이트를 설계하였고, 이들 게이트를 이용하여 동기식 4치 up/down 카운터를 제안하였다. 제안된 카운터는 T ... 된 카운터는 상호결선과 칩 면적의 감소뿐만 아니라 디지트 확장의 용이함의 이점을 가진다. In this paper, quaternary logic gates using Down

논문 | 8페이지 | 무료 | 등록일 2025.05.31 | 수정일 2025.06.05

다운로드
[전자회로설계실습]실습8(MOSFET Current Mirror 설계)_예비보고서

전자회로설계실습설계실습8. MOSFET Current Mirror 설계예비보고서제출자 성명:제출자 학번:1. 목적N-Type MOSFET을 이용하여 특정 Reference 전류 ... kΩ, 1/2W): 2개3. 설계실습 계획서3.1 단일 Current Mirror 설계그림 1의 회로와 같이 Current Source에서 , 로는 2N7000(Fairchild ... )을 이용하며 =10V인 경우, =10mA인 전류원을 설계한다.2N7000의 Data sheet로부터 을 구한다. 사용한 수식 및 수치를 자세히 적어서 제출한다.(Gate

리포트 | 6페이지 | 1,000원 | 등록일 2022.05.15

다운로드 장바구니
판매자 표지

[부산대학교 응용전기전자실험2] 사이리스터 예비보고서

시켜 정류된 전압을 더욱 평활하게 만들어줍니다.3. 실험요약단상 브릿지 회로를 구성한 후 전파 정류가 되는지 확인합니다.두 개의 사이리스터와 두 개의 다이오드로 구성된 브리지를 구성 ... 에 둔다. 주 전원스위치는 O(OFF)에 둔다.이 정류회로와 실험 1에 보여진 전파정류회로와의 차이점은 무엇인가?유도부하가 이 정류회로에서 미치는 영향은 무엇인가?11. 그림 5 ... 응용전기전자실험2 예비보고서2주차 예비보고서수강과목 : 응용전기전자실험2담당조교 :학 과 :ㅋ학 번 :이 름 :제출일자 : 1. 실험 목적- 직류 직권 전동기원리를 이해하고 시동

리포트 | 15페이지 | 1,000원 | 등록일 2024.02.27

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 5주차

date목록실험 목적배경 이론실험 장비시뮬레이션 결과와 실험 결과의 비교38Decoder4:1MuxBCD to Excess3 Converter4:1Mux gate model코드 분석 및 ... 고찰결론참고 문헌1. 실험 목적이번 실험은 조합논리 회로를 설계하는 것으로 조합논리 회로란 여태까지 만들었던 AND, OR, NOT 의 세가지 기본회로를 조합하여 구성하는 논리 ... Verilog HDL 실습 5주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit

리포트 | 16페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
자기조정 이중구동 경로를 가진 새로운 저전력 CMOS 버퍼 (A New CMOS Buffer for Low Power with Self-Controlled Dual Driving Path)

로 선택되도록 하였다. 이러한 기법으로 최종 구동회로가 짧은 시간동안 tri-state가 되어 단락회로 전류를 차단하였다. 모의 실험 결과 전원전압 3.3V에서 전력-지연 곱 ... 본 논문은 단락회로 전류를 없애기 위한 CMOS 버퍼회로에 대한 것이다. 최종 구동소자는 풀-업 PMOS와 풀-다운 NMOS로 구성하고 이를 구동하기 위해 두가지 경로를 입력신호 ... proposed. The gate-driving signal of the pull-up(pull-down) transistor at the output is controlled

논문 | 6페이지 | 무료 | 등록일 2025.06.16 | 수정일 2025.06.17

다운로드

이전10개 17 18 19 20 212223 24 25 26 다음10개

파워링크

신청하기