"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 181-200 / 2,110건

판매자 표지

한양대 Latches & Flip-Flops

. 관련 이론Latches는 기본적인 Gate 회로로 구성되는 기억 소자이다. 기억 소자란 전원이 공급되고 있는 동안은 현재의 상태를 그대로 유지하는 소자를 뜻한다.하지 ... Chapter 1. 실험 목적소자와 Latches를 활용하여 Flip-Flop을 설계해본다. 또한 BreadBoard에 출력되는 결과를 확인해 결과지에 기록한다.Chapter 2 ... 만, Latches는 불안정한 상태가 있으므로 별도의 회로를 추가해 Flip-Flops를 구성했다. Latches와 Flip-Flops는 CLOCK의 여부로 구별할 수도 있다.Flip

리포트 | 6페이지 | 2,000원 | 등록일 2023.03.21

다운로드 장바구니
울산대학교 디지털실험결과22 디지털 논리회로의 전압특성과 지연시간

으로 처리하는 디지털 논리회로의 동작전압, 지연시간 등을 측정하여 회로의 특성을 파악하는 실험이다. 먼저 지연시간을 측정하기 위해 부록의 TTL Gate 연결그림을 보며 입력과 출력 ... 디지털 실험 22장. 디지털 논리회로의 전압특성과 지연시간 학번 : 이름 : 디지털 실험 22장. 디지털 논리회로의 전압특성과 지연시간 학번 : 이름 : 1. 실험 결과 그림 ... 22-4 Gate 전압측정 회로 / 측정 파형 TTL V _{IH} : 1.45V V _{OH} : 4.2V V _{Noise``High} : 2.75V V _{IL} : 950mV

리포트 | 2페이지 | 2,000원 | 등록일 2021.03.20

다운로드 장바구니
판매자 표지

filp flop(sr, d) 결과보고서(기초실험1)-틴커캐드

, Q’의 값의 변화를 살펴보는 실험이었다. SR Latch는 2개의 입력, S와 R을 가지며 서로의 출력이 입력이 되는 순차회로이다. 또, Clock의 영향을 받지 않는다. 아래 ... 는 SR Latch를 회로로 구성해 실험한 결과를 나타낸다. 실험결과, 출력 Q를 기준으로 S=1, R=0이면 SET을 의미하고 Q=1, Q’=0이 된다. 반대로 S=0, R=1이 ... GATE로 구현한 실험결과를 나타낸다. 실험결과, D=0이면 Q=0(빨간색으로 연결된 멀티미터), D=1이면 Q=1(파란색으로 연결된 멀티미터)이 되는 것을 확인할 수 있

리포트 | 8페이지 | 1,000원 | 등록일 2022.05.03 | 수정일 2023.11.29

다운로드 장바구니
아주대학교 논리회로실험 / 3번 실험 예비보고서

Exclusive OR Gate)핀 구성함수 다이어그램논리 다이어그램진리표ABY0000111011104. 회로 결선도※ 이때, 다이오드 출력에는 저항을 연결되어 있음을 가정한다.5. 실험 과정반 ... 00000001100101001101100101010111001111111. 앞서 실험 원리에서 다루었듯, 전가산기는 반가산기 2개와 OR gate로 구성되어있다.2. 회로의 구성을 살펴보면 첫 번째 XORgate를 지나는 입력A,B ... 2주차 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 3. 가산기 & 감산기1. 실험 목적실험 목적을 논하기에 앞서 조합 논리회로의 개념

리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
연세대 전기전자공학부 20-1학기 기초아날로그실험 결과레포트 3

]과 같다.ABCf*************1111001101111011110[Table 1] NAND gate 진리표PSPICE로 동일한 회로를 구성하여 논리값이 알맞게 출력되는지 확인 ... , M3라고 설정하였다.[Figure 2-13] PMOS NAND gate 회로M1=0, M2=0, M3=0 → f=0M1=0, M2=0, M3=-5V → f=1M1=0, M2=-5 ... →in보다 전위가 높아야 한다.PSPICE 시뮬레이션에서는 gate의 전압으로 -5V를 인가했을 때를 논리값 0으로 설정하여 NAND gate를 구현하였다. 회로내에 가장 작

리포트 | 22페이지 | 1,500원 | 등록일 2021.03.14

다운로드 장바구니
논리회로실험 A+예비보고서 3 Adder & Subtracter

1. 실험 목적-Logic gate를 이용하여 가산기(Adder)와 감산기(Subtracter)를 구성할 수 있다.-디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 ... 동작 원리를 이해할 수 있다.2. 실험 이론1) 가산기(Adder)-이진수의 덧셈을 하는 논리 회로이며, 디지털 회로, 조합 회로의 하나이다.-전자계산기가 발명된 당시에는 진공관 ... 과 2개의 출력으로 구성된다.-입력들은 피가수(x)와 가수(y)를 나타내며 출력들은 sum과 carry out을 산출한다.-반가산기는 XOR gate, AND gate의 논리회로만으로 구성할 수 있다.

리포트 | 7페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
Logic 연산과 gates 실험보고서

multisim_diode logic OR gate_LED 점등GND와 Switch를 연결한 이유는 회로가 아예 끊어지는 것과 GND가 연결된 상황간의 차이를 알아보기 위함이며, 실험 결과 ... 실험1. Logic 연산과 gates1. AND 연산1.1 ABULLET B (A "AND" B)는 둘 중 하나만 거짓(“0”)이어도 그 결과가 거짓인 연산이다.이 규칙에 따라 ... _diode logic AND gateS3 과 S7의 개폐여부가 LED1의 점등 여부로 연결되는 논리 회로이다.아래 캡처화면들을 통해 D3, D4가 각각 VDC4에 연결되는 상황이 “1

리포트 | 18페이지 | 1,000원 | 등록일 2021.04.06

다운로드 장바구니
판매자 표지

전기전자공학실험-JFET 특성

는 Gate, Drain, Source라는 이름을 가진다.⑶ JFET의 회로상 기호(JFET의 회로상 기호)JFET은 회로상에서 위 그림과 같이 표시한다. BJT와 마찬가지로 화살표 ... 기초전자공학 실험 12주차 예비레포트기초전자공학 실험12주차 기초전자 공학 실험 예비 report제목JFET 특성목적JEFT 트랜지스터의 출력 특성, 드레인 특성, 전달 특성 ... 을 구한다.실험 소요 장비계측기DMM커브 트레이서(가능하면)저항100Ω, 1kΩ, 10kΩ, 5kΩ전위체계, 1MΩ 전위체계 트랜지스터JFET 2N4416(또는 등가)전원직류 전원

리포트 | 6페이지 | 2,000원 | 등록일 2023.02.14

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 논리함수와 게이트 예비보고서

) 레벨로 정한다. 7-1. 실습목적여러 종류의 게이트의 기능을 측정하여 실험적으로 이해한다.7-2. 실험준비물- 사용장비오실로스코프 (Oscilloscope) 1대 ... 브레드보드 (Bread board) 1개파워서플라이 (Power supply) 1대함수발생기 (Function generator) 1대점퍼선 다수- 부품스위치 2개AND gate 74 ... HC08 2개OR gate 74HC32 1개Inverter 74HC04 2개NAND gate 74HC00 1개NOR gate 74HC02 1개XOR gate 74HC86 1개7-3

리포트 | 13페이지 | 1,500원 | 등록일 2021.09.02

다운로드 장바구니
서울시립대 전전설2 결과레포트 2주차 A+

1. Design with TTL Gates서론실험 목적TTL 게이트를 이용해 디지털 설계를 해 본다. OR, 턖, AND 소자를 이용해 반가산기와 전가산기를 c ... ombinational한 논리 회로를 만들어 본다.실험 이론디지털 논리 회로의 종류: combinational, se벼두샤미. 조합회로와 달리 순차회로는 feedback기능이 있다. 따라서 ... 와 같다.실험 결과 및 분석측정 결과Combo box 동작 확인전원 on스위치스위치 on 출력 1스위치 off 출력 0OR gate(7432)입력 01 출력 1입력 10 출력 1입력

리포트 | 5페이지 | 1,000원 | 등록일 2021.07.22

다운로드 장바구니
일반논리Gate를 이용한 회로설계

출력 LED 0 꺼짐출력 LED 1 켜짐6. 고찰이번 실험은 일반 논리 Gate(NAND, NOR)를 이용하여 NOT Gate를 만드는 것과 NAND, NOR Gate 3입력을 회로에 구성하는 것이다.확실히 회로 구성이나 입력을 묶는 과정이 저번 실험보다 까다로웠다. ... 목차1. 실험 제목2. 실험 목적3. 실험 기구4. 실험 원리5. 실험 결과6. 고찰1. 실험 제목① 일반 논리 Gate(NAND, NOR)② 2입력 NAND Gate를 이용 ... 한 3입력 NAND Gate③ 2입력 NOR Gate를 이용한 3입력 NOR Gate④ NAND, NOR Gate를 이용한 NOT Gate⑤ wired 논리2. 실험 목적일반 논리

리포트 | 17페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

다운로드 장바구니
nand, and gate를 이용해 다른 gate를 만들기와 드모르간 정리

-NAND)⑦ 드모르간 정리(3입력 OR Gate)2. 실험 목적이론에서 배운 불 대수 법칙을 게이트에 적용하여 회로를 구성하고이론 출력값과 실험 출력값이 동일한지 확인한다.3. 실험 ... 이론에서 배운 드모르간의 정리를 실험을 통해 확인하고 논리회로를 간략화하는 방법을 배웠다. 기본논리 Gate를 이용하여 NAND, NOR Gate를 구성하는 방법과 NAND ... 목차1. 실험 제목2. 실험 목적3. 실험 기구4. 실험 원리5. 실험 결과6. 고찰1. 실험 제목① NOR Gate(NOT-AND)② NAND Gate(NOT-OR)③ NAND

리포트 | 15페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

다운로드 장바구니
Boost 컨버터 실험 결과보고서

은 DC 출력전압을 얻을 수 있는 장점이 있다. 본 실험에서는 Boost 컨버터의 기본적인 동작원리를 고찰하고 실제 부품을 사용하여 회로를 구성하여 동작시켜 본다. PWM duty ... . -전압이 인가되지 않도록 주의한다.함수 발생기 setting오실로스코프 파형확인한 함수발생기 출력은 74F125를 거쳐서 회로도와 같이 MOSFET의 gate에 인가 ... 하고 buffer의 입력과 출력(즉 MOSFET의 gate 와 source 사이 양단 전압) 파형을 관찰하라.시뮬레이션 회로측정 회로Q1 IRF540U2AXFG174F125NCOM시뮬레이션

리포트 | 7페이지 | 1,000원 | 등록일 2022.02.21

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 9차예비보고서-4-bit Adder 회로 설계

1. 실험 목적조합논리회로의 설계한다. 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를2. 준비물 저항 (330Ω, 1/2W, 5%) : 10 개 ... Inverter (74HC04) : 4 개 NAND gate (74HC00) : 5 개 NOR gate (74HC02) : 5 개 AND gate (74HC08) : 5 개 OR gate ... (74HC32) : 5 개 XOR gate (74HC86) : 2 개 LED : 10 개 Switch : 10 개 오실로스코프 : 1 대 브레드보드 : 1 개 파워서플라이

리포트 | 5페이지 | 1,000원 | 등록일 2021.10.06

다운로드 장바구니
11. 카운터 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chattering 방지 회로에 대하여 학습한다.11-2. 실험 ... 아날로그 및 디지털 회로 설계 실습-실습 11 예비보고서-카운터 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :11-1. 실습목적JK Flip Flop을 이용한 동기식 ... 준비물부품JK Flip Flop 74HC734개NAND gate 74HC004개NOR gate 74HC022개AND gate 74HC082개OR gate 74HC322개LED BL

리포트 | 4페이지 | 1,000원 | 등록일 2022.09.06

다운로드 장바구니
판매자 표지

555timer 결과 보고서

, bistable, astable 회로 제작555 timer를 이용한 not gate의 제작Schmitt trigger의 이해2. 실험 원리내부 회로도555 타이머의 내부 블록 ... 하여 2하여라.8.Not gate 회로의 활용 방안은 무엇인가?Figure 2. Not gate참고: 상기회로는 아래의 회로와 동등하다.5. 측정값 및 실험 결과실험 1 ... monostable circuit에서 led를 담으로써V_out이 달라지는 이유는 무엇인가?not gate 실험에서 전압의 변화의 방향성에 따라 성질이 달라지는 이유는 무엇인가7. 결론

리포트 | 11페이지 | 2,500원 | 등록일 2024.02.01

다운로드 장바구니
Boost 컨버터 실험 예비보고서

은 DC 출력전압을 얻을 수 있는 장점이 있다. 본 실험에서는 Boost 컨버터의 기본적인 동작원리를 고찰하고 실제 부품을 사용하여 회로를 구성하여 동작시켜 본다. PWM duty ... 하는 Buck converter와 달리 Boost converter는 source가 GND에 고정되어 있어 gate신호를 생성하기 용이하다. 본 실험에서는 gate를 구동하기 위해 그림2 ... 의 source단에, -단자를 drain단에 연결하고 순방향 전압 강하를 측정하라.- gate 구동 실험(1) 함수발생기의 전압크기, 주파수, duty ratio를 각각 5V

리포트 | 4페이지 | 1,000원 | 등록일 2022.02.21

다운로드 장바구니
7. 논리함수와 게이트 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

하여 실험적으로 이해한다.7-2. 실습 준비물부품스위치2개AND gate 74HC082개OR gate 74HC321개Inverter 74HC042개NAND gate 74HC001개NOR ... 표 대로 출력파형이 나온 것을 볼 수 있다.4. XNOR 게이트 설계XOR gate에 인버터를 추가한 회로도 가능하나 다른 회로로 설계해보았다.입력출력입력 V1입력 V ... 아날로그 및 디지털 회로 설계 실습-실습 7 예비보고서-논리함수와 게이트학과 :담당 교수님 :제출일 :조 :학번 / 이름 :7-1. 실습목적여러 종류의 게이트의 기능을 측정

리포트 | 9페이지 | 1,000원 | 등록일 2022.09.06

다운로드 장바구니
판매자 표지

디지털 논리회로의 전압특성과 지연시간 결과레포트

시간 등을 측정하여 회로의 특성을 파악하는 실험이다. 먼저 지연시간을 측정하기 위해 부록의 TTL Gate 연결 그림을 보며 입력과 출력 번호에 맞게 연결하였고, 그 번호에 맞 ... 실험 22 : 디지털 논리회로의 전압적 특성과 지연시간1. 실험 결과표 22-1 게이트 동작전압TTLV _{IH} : 2.6V _{OH} : 5V _{Noise`High} : 2 ... ns26.8ns31.4ns입력과 세 번째 CH219.6ns16.4ns27.6ns31.8ns2. 고찰이번 실험의 목적은 2진수를 전압으로 처리하는 디지털 논리회로의 동작전압, 지연

리포트 | 2페이지 | 1,000원 | 등록일 2022.04.28

다운로드 장바구니
판매자 표지

논리설계 및 실험 11 레포트 (베릴로그 HDL 2)

Chapter 1. 실험 목적- 지난주 베릴로그 실습에 이어(AND, OR gate 설계) Full Adder을 설계 할 수 있다.Chapter 2. 관련 이론1. Verilog ... 실습 용어 및 이론: HDL은 Hardware Description Language의 줄임말이며 FPGA 또는 집적회로를 설계할 때 쓰이는 언어를 뜻한다. 즉 ... , 회로도를 작성하는 것이 아닌 프로그래밍을 하듯이 언어 형태로 전자 회로를 구성 할 수 있다. 회로를 디자인하는 synthesis와 시뮬레이션을 할 수 있는 Test bench

리포트 | 6페이지 | 2,000원 | 등록일 2025.01.20

다운로드 장바구니

이전10개 5 6 7 8 91011 12 13 14 다음10개

파워링크

신청하기