아날로그및디지털회로설계실습 논리함수와게이트
- 최초 등록일
- 2021.12.15
- 최종 저작일
- 2020.03
- 5페이지/ 한컴오피스
- 가격 1,000원
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
소개글
"아날로그및디지털회로설계실습_논리함수와게이트"에 대한 내용입니다.
목차
1. 서론
2. 실험결과
3. 결론
본문내용
1. 서론
여러 종류의 게이트의 기능을 측정하여 실험적으로 이해한다.
<중 략>
(B) AND 게이트와 OR 게이트 각각의 입출력 시간 딜레이를 측정할 수 있는 방법에 대해 조사하고, 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.
입력신호가 가해지고 게이트의 종류에 따른 논리연산 결과가 게이트의 출력으로 나올 때까지는 약간의 시간이 걸린다. 이 지연되는 시간을 전파지연시간이라고 한다. 입력이 1에서 0으로 변할 때를 t_{ PHL}(propagation delay time from high to low), 출력이 0에서 1로 변할 때를 t_{ PLH}(propagation delay time from low to high)라고 한다.
우선 AND 게이트에서는 두 개의 입력 신호가 둘다 1 이어야 출력이 1 이므로, 한 개의 입력 신호를 1로 고정하고, 나머지 한 개의 입력 신호를 0과 1을 가지는 사각파를 인가하여 이 사각파의 입력과 출력의 파형을 오실로스코프로 동시에 측정한다. 그러나 이 상태에서는 얼마나 delay 되어있는지 (한 주기 이상 딜레이 되었을 가능성이 있기 때문) 알기 힘들기 때문에 주파수를 변형해 가면서 delay를 확인하면 될 것 같다.
참고 자료
아날로그 및 디지털회로 설계실습 교재