"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설1 4bit adder 회로 설계 mosfet 응용회로 mosfet current mirror 울산대 JFET 디지털집적회로 시립대 논리회로 두더지 잡기

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 301-320 / 2,106건

서울시립대학교 전전설3 9주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

가 Inverter 회로로 동작함을 간략하게 설명하시오.위의 실험은 사전 보고서에서 서술한 가 양 극단에 위치하는 경우이다.- 인 경우출력이 0이 나오는 것을 확인할 수 있었다.- 인 ... 경우출력이 가 나오는 것을 확인할 수 있었다.정리하자면, 이 회로는 출력을 반전시키는 Inverter역할을 수행하고 또한 논리적으로는 NOT gate의 역할을 수행한다는 것을 볼 ... 수 있는 실험이었다.[2-1] 다음 그림과 같은 회로에서 NMOS 트랜지스터가 Saturation 상태라고 할 때 실험08의 [1-3]에서 구한 트랜지스터 값들을 사용

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2021.03.20

다운로드 장바구니
전전설2 3주차 실험 결과레포트

회로를 만들어서 모든 스위치를 눌렀을 때의 LED의 상태를 보여주는 사진이다.나. Gate Primitive를 이용한 Two-input AND 케이트 설계실험 전 예측)만약 ... 실험3. Basic Gates in Verilog결과보고서담당 교수 : 교수님학과 : 전자전기컴퓨터공학부학번 :이름 :제출한 날짜 :1. 실험주제 : Introduction to ... Verilog HDL2. 실험목적 : 여러가지 Verilog HDL 언어의 기본 사용법을 익힌다.- 비트 단위 연산자를 이용하는 방법- Gate Primitive를 사용하는 방법

Non-Ai HUMAN
| 리포트 | 23페이지 | 1,000원 | 등록일 2021.11.30

다운로드 장바구니
정보통신기초실습 4주차 결과보고서

expression)에서 distributive law가 성립함을 간단한 회로를 PsPice로 동작해봄으로써 알 수 있었다.이 실험을 통해 각 gate의 사용법을 알 수 있었고, input값 ... +(sum)으로 표현할 수 있다.따라서 첫번째 실험에서 (a)회로는 X=AB+AC, (b)회로는 Y=A(B+C)임을 알 수 있다. 두 회로를 PsPice 프로그램을 통해 시뮬레이션 ... 한다.두번째 실험에서 (c)회로는 X=(A+B)(A+C), (d)회로는 Y=A+BC임을 알 수 있다. 두 회로를 PsPice 프로그램을 통해 시뮬레이션 해 본 결과 다음의 결과값을 얻

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.07.05

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 17 능동 부하가 있는 공통 소오스 증폭기)

실험은 FDC6322CP 사용) 3 회로의 이론적 해석 능동 부하가 있는 공통 소오스 증폭기 회로 능동 부하가 있는 공통 소오스 증폭기 회로는 일반적인 공통 소오스 증폭기에서 저항 ... 된 회로에 오류가 있는 것으로 보인다. 능동 소자가 있는 공통 소스 증폭기의 Gain을 이해하는데 실험의 의의가 있다 판단해, 전압 이득이 10 정도로 나오게끔 소자값을 조정한 후 ... 시키면서 출력 쪽에 흘러 들어가는 DC 전류를 측정한다. 5 예비 보고 사항 (1) [그림 17-5]의 실험회로를 T 모델을 사용하여 소신호 등가회로로 표현하고, 입력단에서 바라본

리포트 | 7페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
충북대 기초회로실험 4-비트 산술논리회로 결과

을 해 보는 실험이었다. Pspice를 사용하면 설계한 회로를 시뮬레이션 해볼 수 있고, 그전에 설계한 회로를 심볼화하여 심볼을 이용해 다른 회로의 설계에 이용할 수 있어 gate ... 실험 12. 4-비트 산술논리회로(결과보고서)실험 결과(1) Pspice를 이용하여 의 (a)와 같이 1비트 전가산기를 그리고 시뮬레이션을 한 다음 (b)와 같이 심볼화 하라 ... 에서 설계된 심볼을 이용하여 의 8x4 Multiplexer를 그리고 시뮬레이션을 한 다음 심볼화 하라.(5) 실험 1과 실험 3에서 설계된 심볼을 이용하여 의 4비트 산술 연산회로

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2021.09.10

다운로드 장바구니
판매자 표지

연세대 반도체 융합전공 합격 자기소개서 및 학업계획서

지 않고 필요한 부분을 통합적으로 공부할 생각입니다. 특히 반도체 지식에 기반이 되는 물리 전자, 전자회로 과목과 임베디드시스템 실험 과목을 필수로 수강할 계획입니다. 궁극적으로 4 ... 며, 이후 전자 회로와 같은 전공과목을 배우기 위한 밑거름이 될것입니다. '디지털논리회로'는 기본적으로 0과 1의 논리 회로에 대한 Logic Gates, Flip-Flops ... 1', '전자회로1', '기초아날로그실험' 과목을 수강할 것입니다. ‘전자기학1'은 전자기장의 기본 원리를 배우는 과목입니다. 전기장과 자기장의 상호작용, 맥스웰 방정식 등의 핵심

자기소개서 | 2페이지 | 8,000원 (10%↓) 7200원 | 등록일 2024.08.20 | 수정일 2024.08.22

다운로드 장바구니
판매자 표지

sr latch,D,T flip-flop 예비레포트

1. 실험 제목 [SR Latch, D Flip Flop, T Flip Flop]2. 실험 목적-hardware description language(HDL)을 이해하고 그 사용 ... 방법을 익힌다.-FPGA 의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험 장비Digilent Nexys4 FPGA Board ... , vivado design suite 2014.44. 관련 이론-FPGA 란?FPGA(Field Programmable Gate Array)란 프로그래밍이 가능한 비메모리 반도체의 일종이

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2022.08.21

다운로드 장바구니
전자공학응용실험 - MOSFET 기본회로 / MOSFET 바이어스회로 예비레포트

1차 예비레포트학번 :이름 :분반 :1. 실험 제목 : 실험 9. MOSFET 기본특성실험 10. MOSFET 바이어스 회로2. 실험 목적 :실험 9 :MOSFET 은 전계효과 ... 라고 부른다. DC바이어스는 증폭기의 전압이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 MOSFET을 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서 ... )는 직류전원(DC Power)을 발생시켜 회로에 공급하는 가장 기본적인 실험 장비다.[1]2) 멀티미터:멀티미터(Multimeter)는 전류, 전압, 저항 등의 전기적인 물리량을 측정

Non-Ai HUMAN
| 리포트 | 16페이지 | 2,500원 | 등록일 2021.12.20

다운로드 장바구니
판매자 표지

D-latch,D-flip-flop,J-K-flip-flop 예비레포트

을 합친 플립플럽니다. 입력 JK가 논리 입력 00,01,10은 RS 플립플럽과 같고, JK=11 일 때, Q는 반전된다.5. 실험 방법-d flip-flop1. 회로를 구성한다.2 ... 1. 실험 제목 [D-latch and D Flip-Flop J-K Flip-Flop]2. 실험 목적(1) D latch and D flip-flop-study to c ... onstruct D latch with NAND gates and inverter-study differences between latch and flip-flop-study some

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.08.21

다운로드 장바구니
[기초회로실험]Flip-flop 회로

Flip-flop 회로1. 실험 목적가. 계수기는 입력되는 클럭의 수를 세는 디지털 회로이다. 계수기를 구성하는 회로는 flip-flop인데, N개의 flip-flop을 사용 ... 1 Q0 파형과 CH2에는Q _{1}의 파형을 보인다.4. 실험 결과가. 실험 DATA실험 1결과 실험 2 결과5. 토의 사항가. 실험 고찰회로를 구성하는 것을 잘 해야하는 실험이 ... 하면 N-bit의 계수기를 구성할 수 있다.2. 실험 이론 및 원리가. 플립플롭(Flip-Flop)플립플롭은 2진수 1자리를 기억할 수 있게 해주는 장치로 컴퓨터나 마이크로프로세서

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,500원 | 등록일 2021.04.02

다운로드 장바구니
판매자 표지

[전자공학실험2] MOSFET 증폭기의 주파수 응답

1. 실험 목적- MOSFET의 small signal 등가 회로를 사용하여, common source 증폭기의 저주파 및 고주파 차단 특성을 이해한다.- common s ... ource 증폭기를 구성하여 주파수 응답 특성을 해석하고 측정한다.3. 실험 내용 및 결과 분석frequency response of CS-Amplifier① [그림2]의 회로를 구성 ... 한다.② MOSFET의 gate, source, drain단자에서의 직류 전압을 측정하고, biasing이 바르게 되었는지를 확인한다.③ 신호발생기의 정현파 출력이 주파수 10 kHz

리포트 | 8페이지 | 2,000원 | 등록일 2023.01.21

다운로드 장바구니
판매자 표지

전자회로실험 A+ 14주차 결과보고서(Current Mirror)

1. 실험목표1. To study current mirror circuits which offer bias from the reference current/voltage s ... .2. 실험과정(1) NMOS Current Mirror:1. Construct the basic current mirror circuit with two terminal ... alculate output resistance.(3) Wilson Current Mirror:1. Repeat step 1~3 of Procedure 3.23. 실험결과(1) NMOS c

리포트 | 8페이지 | 2,000원 | 등록일 2023.07.02 | 수정일 2023.07.25

다운로드 장바구니
서울시립대 전전설2 Lab-02 결과리포트 (2020 최신)

Suite를 이용하여 digital logic을 schematic으로 설계하는 실험이다. ISE가 제공하는 다양한 Logic gate symbol을 사용해 회로를 설계하고 최종 ... 전자전기컴퓨터설계실험Ⅱ결과리포트Lab-02 Schematic Design with Logic Gates작성일: 20.09.191. 실험목적Xilinx ISE Design ... 다. PROM은 AND Gate의 제약으로 논리소자로는 잘 쓰이지 않는 반면 PAL은 구조가 생산 속도와 비용 측면에서 유리하여 현재 널리 쓰이고 있다.과거 작은 크기의 회로를 구현할 때

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
판매자 표지

아날로그 및 디지털 회로 설계 실습 결과보고서12 Stopwatch설계

하였으며, 12-4-2실습의 회로에 추가적으로 소자를 연결하였으며 위의 실습들과는 달리 두번째 카운터가 6진카운터가 되도록 만들기위해 AND gate를 추가로 연결하여 CLK신호 ... 에 연결된 카운터의 reset단자인 14번 노드를 5에서 reset되도록 설정하여 회로를 연결하였다. 이를 위하여 AND gate를 추가하여 5에서 reset되도록 하였다. 위 ... 놓친 부분을 확인하여 다시 입력신호를 인가한 후 실험을 진행하니 올바르게 결과값이 나옴을 확인하였다. 다음 실습 시에는 더 꼼꼼하게 회로 결선을 진행할 것이며, 다시 체크를 해볼

리포트 | 13페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 16 전류원 및 전류 거울)

결과 보고서실험 16_전류원 및 전류 거울과목학과학번이름1 회로의 이론적 해석전류원과 전류 거울을 이용한 능동 부하 회로전류원과 전류 거울은 전자 회로에서 전류를 제어하고 안정 ... 을 이용해 여러 회로에 동일한 전류를 제공할 수 있다. 이를 통해 증폭기 회로의 성능을 향상시키고, 회로 내 전류 제어를 용이하게 할 수 있다.2 실험 절차 및 결과1.M _{1 ... 적인 전류를 공급하는 데 중요한 역할을 하는 회로 구성이다. 이 회로들은 전류를 일정하게 유지하거나 복제하여 다른 회로에 동일한 전류를 흐르게 하는 데 사용된다.1. 전류원

리포트 | 7페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

중앙대 전자회로 설계 실습 예비보고서 8_MOSFET Current Mirror 설계

설계실습 8. MOSFET Current Mirror 설계3. 설계실습 계획서3.1 단일 Current Mirror 설계그림1의 회로와 같이 Current Source에서 , 로 ... 한 수식 및 수치를 자세하게 적어서 제출한다. (Gate Threshold Voltage와 On-Stage Drain Current 이용)Data sheet에서 =2.1V, =4.5 ... 은 줄어들어도 상관없다.(D) ==10mA인 전류원을 ORCAD로 설계하여 회로도를 제출한다. (=500Ω으로 설계)(E) PSPICE를 이용하여 시뮬레이션 하고, 시뮬레이션 값

리포트 | 4페이지 | 2,000원 | 등록일 2024.03.05 | 수정일 2024.03.11

다운로드 장바구니
[A+] 중앙대 전자회로설계실습 결과보고서4 MOSFET 소자 특성 측정

MOSTFET는 전자전기공학의 큰 비중을 담당한다. 회로설계에 있어서는 절대 빠져서는 안되는 소자로써, 전자전기공학도라면 반드시 꼭 익히고 숙달되어야 할 소자이다.이번 실험 ... 정보를 얻으며 문턱 전압,r` _{0`} `등을 직접 구해보는 실험이다.2. 실험결과우선 미리 설계한 MOSFET 회로도를 breadboard에 구현하여 성공적으로 실험을 마쳤 ... 전자회로 설계 및 실습결과보고서학 부전자전기공학부학 번조이 름실 험 일제 출 일담당 교수담당 조교설계실습 4. MOSFET 소자 특성 측정1. 서론트랜지스터의 종류 중 하나인

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2021.04.07 | 수정일 2021.04.16

다운로드 장바구니
[최종합격]연세대학교 컴퓨터대학원 학업및연구계획서

젝n leakage로 유추하였습니다. 이에 Sense Amplifier를 구동할 때 transistor gating 순서를 조정하는 system을 회로로 구현하여 read mode ... 을 유추할 수 있는 능력과 이론을 적용할 수 있는 능력이라고 생각합니다. Cadence로 회로를 구성해 보면서 simulation 수치를 바탕으로 원인을 유추하고 desired s ... power를 기존대비 16.54%까지 줄일 수 있었습니다.아날로그 회로 설계 실습 과정 역시 전자회로, 회로 이론, 반도체공학 등의 전공지식을 바탕으로 한 원인 유추의 반복이

자기소개서 | 4페이지 | 7,000원 | 등록일 2024.02.16 | 수정일 2024.02.19

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험3 예비레포트 8주차

] 2010년도 1학기 전자전기컴퓨터설계실험 III의 MOSFET 회로에서 다루는트랜지스터는N-Channel MOSFET으로 2N7000P-Channel MOSFET으로 FDC ... 전자전기컴퓨터설계실험38주차 결과보고서학과 : 전자전기컴퓨터공학부학번 :이름 :MOSFET Circuit실험 목표MOSFET Transistor의 구조와 특성에 대해 알아보 ... 고, 실험을 통해 NMOSFET의 전압에 따른 동작을 살펴본다.실험 결과 (Simulation)■ MOSFETFigure SEQ Figure \* ARABIC 1. Basic s

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,500원 | 등록일 2022.03.10

다운로드 장바구니
판매자 표지

논리회로및실험 레포트

논리회로및실험 예비레포트20000001 임0000000000학부목표: - AND,OR,XOR Gate를 이해하고 안다.Verilog HDL 문법을 이해한다.내용 :AND 게이트두 ... [just enjoy everything]논리회로및실험 결과레포트학번:00000000이름:0001. 실습목표:KIT를 사용하고 RESET버튼과 CLK버튼의 역할을 안다.2. 실습 ... .naver.com/entry.nhn?docId=2835921" AND 게이트 [AND gate] (두산백과)OR 게이트두 개 이상의 입력과 하나의 출력으로 구성된다. OR 게이트

리포트 | 6페이지 | 1,000원 | 등록일 2024.07.14 | 수정일 2024.07.20

다운로드 장바구니

이전10개 11 12 13 14 151617 18 19 20 다음10개

파워링크

신청하기