"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 301-320 / 2,110건

기초전자회로실험1 4주차 결과레포트 논리회로의 기초 및 응용

1. 논리회로의 기초 및 응용 실험 목표 - AND, OR, NOT, NAND 및 NOR 논리게이트 동작을 이해할 수 있다 . - 범용 게이트를 이용하여 기본 논리게이트를 구성 ... 의 기본법칙과 논리식 간략화 2. Boolean 대수와 논리식 간략화 실험 목표 관련 이론 Boolean 대수 A + 0 = A, A + 1 = 1 에 해당하는 회로를 OR 게이트 ... 할 수 있다 . - IC 칩 데이터시트를 보고 논리게이트 입출력 핀 배치를 이해할 수 있다 . - IC 칩 최대허용전압에 대한 개념을 이해할 수 있다 . 논리게이트 : 디지털 회로

리포트 | 7페이지 | 1,500원 | 등록일 2020.10.07 | 수정일 2022.03.28

다운로드 장바구니
서강대학교 디지털논리회로실험 5주차 결과보고서

1. 실험목적1) Exclusive-OR회로를 이용한 비교회로의 구현 및 동작원리 이해2) 기본 gate를 이용한 half-adder 및 full-adder의 구현 및 동작원리 ... 이해-ISE를 이용한 symbol library 생성 및 활용3) 연산회로의 동작 및 signed/unsigned numbers에 대한 이해2. 배경이론 및 실험방법비교회로 ... (Comparator)는 두 binary 수의 비교를 통해 판단하는 회로이다.Adder(가산회로)는 두 개의 1-bit를 더해 2-bit의 합을 출력한다. 2-bit으로 구성된 출력 중

리포트 | 13페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
아주대학교 논리회로실험 / 6번 실험 Latch & Flip_Flop 예비보고서

6번 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 6. Latch & Flip-Flop1. 회로 결선도※ 이때, 다이오드 출력에는 저항 ... 이 연결되어 있음을 가정한다.2. 실험 목적본 실험에서는 이전까지와는 달리 순서 논리회로들을 다룬다. 정확히는 플립플롭과 래치에 대해 다루는데, 해당 소자들은 현재의 입력의 조합 ... 다이어그램진리표핀 구성함수 다이어그램4. 실험 이론Latch (래치)S-R 래치 출력회로도S-R 래치 진리표래치 회로는 일반적인 플립플롭 회로와 달리 클록을 사용하지 않는 쌍안정

리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
논리회로실험 예비보고서8

and clear)를 이용하여 위와 같은 회로를 구성한다.② AND gate의 3개의 출력결과를 확인한다.·예상결과 : 실험2은 74HC08(And gate)와 74HC76 ... )① 74HC08(And gate)와 74HC76(Dual J-K Flip-Flop with preset and clear)를 이용하여 위와 같은 회로를 구성한다.② AND ... gate의 4개의 출력결과를 확인한다.·예상결과 : 실험1은 74HC08(And gate)와 74HC76(Dual J-K Flip-Flop with preset and clear

리포트 | 7페이지 | 1,500원 | 등록일 2020.09.18

다운로드 장바구니
A+ 중앙대 아날로그및디지털회로설계실습(결과)7. 논리함수와 게이트

filter는 TV, radio 등에서 주파수를 선택하는 tunner에 많이 쓰이는 회로이며....(이 실험의 중요도, 필요성 등을 서술한다.)디지털 신호를 처리하기 위한 게이트 ... , 그리고 이것을 이용한 회로는 디지털 연산의 가장 기본이 되며 중요한 부분이다. 따라서 이번 실험에서는 기본적인 게이트의 기능을 활용하고 조합하여 새로운 게이트를 만들어볼 수 있 ... 실습 7. 논리함수와 게이트(학생이름, 학번, 학수번호, 실험조의 번호, 실험조원의 이름, 실험날짜, 제출날짜)요약 : 전자전기장비에 많이 사용되는 bandpass filter

리포트 | 5페이지 | 1,000원 | 등록일 2022.09.10

다운로드 장바구니
판매자 표지

Diode(직렬/병렬 연결, Logic) 결과보고서[인하대 기초실험2 전자과]

) 위 실험 결과를 바탕으로 순방향/역방향 바이어스에서의 그래프 그리기• 예상 실험 결과: Lab 1의 회로에서 의 식이 성립한다. 이 때, 포화 전류 , Thermal ... 이 전압의 증가에 비례하는 형태로 증가함을 알 수 있었다.4) 다이오드에 저항을 병렬 연결한 회로를 구현하기5) 과정 2)~3) 반복• 예상 실험 결과: Lab 2-2와 마찬가지로 가 ... . 결론 및 고찰이번 실험을 통해 직렬, 병렬 연결에서의 Diode 회로의 특성과 다이오드를 이용해 Logic 회로를 구성하였다. 의 질문들을 바탕으로 결론 및 고찰을 정리하면 다음

리포트 | 10페이지 | 1,000원 | 등록일 2022.08.27

다운로드 장바구니
전자응용실험 14장 예비 [MOSFET 특성 시뮬레이션]

전자응용실험1실험14. MOSFET 특성 시뮬레이션[예비보고서]과목명전자응용실험1담당 교수학과전자공학부조이름제출일2019-05-20실험 14MOSFET 특성 시뮬레이션1. 실험 ... 은 Gate라고 부르며 이 Gate에 전압을 얼마나 가하느냐에 따라 채널이 형성되는 것을 조절할 수 있기 때문에 문과 같은 의미로 사용된다. 이 Source, Drain ,Gate ... 에 얼마의 전압을 가하느냐에 따라 전류의 양을 조절할 수 있고 전류를 더 흐르게 아니면 흐르지 않게 만들 수 있기 때문에 복잡한 논리회로를 만드는 것이 가능하다. 또한 BJT에 비해

리포트 | 3페이지 | 1,500원 | 등록일 2020.11.15

다운로드 장바구니
[최종합격]연세대학교 컴퓨터대학원 학업및연구계획서

젝n leakage로 유추하였습니다. 이에 Sense Amplifier를 구동할 때 transistor gating 순서를 조정하는 system을 회로로 구현하여 read mode ... 을 유추할 수 있는 능력과 이론을 적용할 수 있는 능력이라고 생각합니다. Cadence로 회로를 구성해 보면서 simulation 수치를 바탕으로 원인을 유추하고 desired s ... power를 기존대비 16.54%까지 줄일 수 있었습니다.아날로그 회로 설계 실습 과정 역시 전자회로, 회로 이론, 반도체공학 등의 전공지식을 바탕으로 한 원인 유추의 반복이

자기소개서 | 4페이지 | 7,000원 | 등록일 2024.02.16 | 수정일 2024.02.19

다운로드 장바구니
서울시립대학교 전전설3 9주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

가 Inverter 회로로 동작함을 간략하게 설명하시오.위의 실험은 사전 보고서에서 서술한 가 양 극단에 위치하는 경우이다.- 인 경우출력이 0이 나오는 것을 확인할 수 있었다.- 인 ... 경우출력이 가 나오는 것을 확인할 수 있었다.정리하자면, 이 회로는 출력을 반전시키는 Inverter역할을 수행하고 또한 논리적으로는 NOT gate의 역할을 수행한다는 것을 볼 ... 수 있는 실험이었다.[2-1] 다음 그림과 같은 회로에서 NMOS 트랜지스터가 Saturation 상태라고 할 때 실험08의 [1-3]에서 구한 트랜지스터 값들을 사용

리포트 | 10페이지 | 2,000원 | 등록일 2021.03.20

다운로드 장바구니
판매자 표지

A+ 연세대학교 기초아날로그실험 9주차 결과레포트

을 통해 우리는 full wave rectifier 회로에 축전기를 연결하였을 때 출력 전압을 거의 일정하게 유지시킬 수 있다는 점을 확인할 수 있었다.다음 실험을 넘어가기 전 ... 에 가깝게 바꿀 수 있다는 것을 확인할 수 있었다.[실험 2] Buck Converter2.1 실험 결과Buck converter 회로를 그림7과 같이 구현하였다. 입력 전원은 실험1 ... 도록 ate에 high가 걸리면(pulse 전원이 5V이면) 스위치가 꺼지고, gate에 low가 걸리면(pulse 전원이 -5V이면) 스위치가 켜지도록 하였다.위와 같이 구성한 회로

리포트 | 10페이지 | 1,500원 | 등록일 2023.07.03

다운로드 장바구니
디지털 논리회로 실험 7주차 JK-FlipFlop 결과보고서

이 들어왔지만 논리상으로는 유효하지 않는 것을 알 수 있었다. 4.1.2 실험에서는 Gated S-R Latch 회로를 구성해보았는데 이 회로는 S-R Latch에서 EN이라는 입력 ... 디지털 논리회로 설계 및 실험결과보고서주제 : JK FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X ... } 에 둘 다 불이 들어오게 되는데 이는 유효하지 않다.사진 1. 4.1.1 실험(2) [그림 2]와 같이 Gated S-R Latch를 결선하고, 아래 진리표를 완성하시오. EN

리포트 | 11페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
충북대 기초회로실험 4-비트 산술논리회로 결과

을 해 보는 실험이었다. Pspice를 사용하면 설계한 회로를 시뮬레이션 해볼 수 있고, 그전에 설계한 회로를 심볼화하여 심볼을 이용해 다른 회로의 설계에 이용할 수 있어 gate ... 실험 12. 4-비트 산술논리회로(결과보고서)실험 결과(1) Pspice를 이용하여 의 (a)와 같이 1비트 전가산기를 그리고 시뮬레이션을 한 다음 (b)와 같이 심볼화 하라 ... 에서 설계된 심볼을 이용하여 의 8x4 Multiplexer를 그리고 시뮬레이션을 한 다음 심볼화 하라.(5) 실험 1과 실험 3에서 설계된 심볼을 이용하여 의 4비트 산술 연산회로

리포트 | 5페이지 | 1,000원 | 등록일 2021.09.10

다운로드 장바구니
전전설2 3주차 실험 결과레포트

회로를 만들어서 모든 스위치를 눌렀을 때의 LED의 상태를 보여주는 사진이다.나. Gate Primitive를 이용한 Two-input AND 케이트 설계실험 전 예측)만약 ... 실험3. Basic Gates in Verilog결과보고서담당 교수 : 교수님학과 : 전자전기컴퓨터공학부학번 :이름 :제출한 날짜 :1. 실험주제 : Introduction to ... Verilog HDL2. 실험목적 : 여러가지 Verilog HDL 언어의 기본 사용법을 익힌다.- 비트 단위 연산자를 이용하는 방법- Gate Primitive를 사용하는 방법

리포트 | 23페이지 | 1,000원 | 등록일 2021.11.30

다운로드 장바구니
논리회로실험 예비보고서9

면 Q값은 0이다.3. 실험부품-5V 전압원-저항-발광다이오드-IC>74HC00 : 2 input NAND gate>74HC03 : Quad 2 input NAND gate>74HC ... 670 : 4x4 register file; 3-state4. 실험절차 및 예상결과-실험1) 2-bit RAM① 74HC00(2 input NAND gate)와 74HC03 ... 10*************00101010001011001이번 실험은 74HC00(2 input NAND gate)와 74HC03(Quad 2 input NAND gate)를 이용

리포트 | 7페이지 | 1,500원 | 등록일 2020.09.18

다운로드 장바구니
정보통신기초실습 4주차 결과보고서

expression)에서 distributive law가 성립함을 간단한 회로를 PsPice로 동작해봄으로써 알 수 있었다.이 실험을 통해 각 gate의 사용법을 알 수 있었고, input값 ... +(sum)으로 표현할 수 있다.따라서 첫번째 실험에서 (a)회로는 X=AB+AC, (b)회로는 Y=A(B+C)임을 알 수 있다. 두 회로를 PsPice 프로그램을 통해 시뮬레이션 ... 한다.두번째 실험에서 (c)회로는 X=(A+B)(A+C), (d)회로는 Y=A+BC임을 알 수 있다. 두 회로를 PsPice 프로그램을 통해 시뮬레이션 해 본 결과 다음의 결과값을 얻

리포트 | 4페이지 | 1,000원 | 등록일 2021.07.05

다운로드 장바구니
판매자 표지

D-latch,D-flip-flop,J-K-flip-flop 예비레포트

을 합친 플립플럽니다. 입력 JK가 논리 입력 00,01,10은 RS 플립플럽과 같고, JK=11 일 때, Q는 반전된다.5. 실험 방법-d flip-flop1. 회로를 구성한다.2 ... 1. 실험 제목 [D-latch and D Flip-Flop J-K Flip-Flop]2. 실험 목적(1) D latch and D flip-flop-study to c ... onstruct D latch with NAND gates and inverter-study differences between latch and flip-flop-study some

리포트 | 4페이지 | 1,000원 | 등록일 2022.08.21

다운로드 장바구니
전자공학응용실험 - MOSFET 기본회로 / MOSFET 바이어스회로 예비레포트

1차 예비레포트학번 :이름 :분반 :1. 실험 제목 : 실험 9. MOSFET 기본특성실험 10. MOSFET 바이어스 회로2. 실험 목적 :실험 9 :MOSFET 은 전계효과 ... 라고 부른다. DC바이어스는 증폭기의 전압이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 MOSFET을 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서 ... )는 직류전원(DC Power)을 발생시켜 회로에 공급하는 가장 기본적인 실험 장비다.[1]2) 멀티미터:멀티미터(Multimeter)는 전류, 전압, 저항 등의 전기적인 물리량을 측정

리포트 | 16페이지 | 2,500원 | 등록일 2021.12.20

다운로드 장바구니
아날로그 및 디지털회로설계실습 실습7(논리함수와 게이트)예비보고서

예비보고서(설계실습 7. 논리함수와 게이트)아날로그 및 디지털 회로 설계실습설계실습 7. 논리함수와 게이트7-1. 실습목적 : 여러 종류의 게이트의 기능을 측정하여 실험 ... 를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.1. AND 게이트 delay 측정다음과 같이 회로를 설계한 뒤, 오실로스코프로 V1 단과 output 단을 연결 ... 적으로 이해한다.7-2. 실습 준비물부품스위치2개AND gate 74HC082개OR gate 74HC321개Inverter 74HC042개NAND gate 74HC001개NOR gate

리포트 | 12페이지 | 1,000원 | 등록일 2020.09.24

다운로드 장바구니
[기초회로실험]Flip-flop 회로

Flip-flop 회로1. 실험 목적가. 계수기는 입력되는 클럭의 수를 세는 디지털 회로이다. 계수기를 구성하는 회로는 flip-flop인데, N개의 flip-flop을 사용 ... 1 Q0 파형과 CH2에는Q _{1}의 파형을 보인다.4. 실험 결과가. 실험 DATA실험 1결과 실험 2 결과5. 토의 사항가. 실험 고찰회로를 구성하는 것을 잘 해야하는 실험이 ... 하면 N-bit의 계수기를 구성할 수 있다.2. 실험 이론 및 원리가. 플립플롭(Flip-Flop)플립플롭은 2진수 1자리를 기억할 수 있게 해주는 장치로 컴퓨터나 마이크로프로세서

리포트 | 6페이지 | 2,500원 | 등록일 2021.04.02

다운로드 장바구니
판매자 표지

중앙대 전자회로 설계 실습 예비보고서 8_MOSFET Current Mirror 설계

설계실습 8. MOSFET Current Mirror 설계3. 설계실습 계획서3.1 단일 Current Mirror 설계그림1의 회로와 같이 Current Source에서 , 로 ... 한 수식 및 수치를 자세하게 적어서 제출한다. (Gate Threshold Voltage와 On-Stage Drain Current 이용)Data sheet에서 =2.1V, =4.5 ... 은 줄어들어도 상관없다.(D) ==10mA인 전류원을 ORCAD로 설계하여 회로도를 제출한다. (=500Ω으로 설계)(E) PSPICE를 이용하여 시뮬레이션 하고, 시뮬레이션 값

리포트 | 4페이지 | 2,000원 | 등록일 2024.03.05 | 수정일 2024.03.11

다운로드 장바구니

이전10개 11 12 13 14 151617 18 19 20 다음10개

파워링크

신청하기