20,21장(공통소스 트랜지스터 증폭기,다단 증폭기 RC 결합) 결과보고서

소개글

"20,21장(공통소스 트랜지스터 증폭기,다단 증폭기 RC 결합) 결과보고서"에 대한 내용입니다.

목차

1. 요약문
2. 실험내용
3. 실험결과
4. 문제점 및 애로사항
5. 설계프로젝트 진행사항
6. 결론
7. (별지) 측정 Datasheet

본문내용

이번실험의 목적은 CS 증폭기(FET)의 전압이득과 2개의 CS 증폭회로를 이은 회로의 전압이득을 구하는 것이다. 직류 바이어스 회로에서 I_DSS와 V_P 를 구하여 이론적 전압이득을 구한다. 20장의 증폭회로를 이용하여 2개의 FET 소자에 관한 각각의 전압이득을 구하고 21장의 2개의 증폭회로를 합친 다단증폭회로를 구현하여 전압이득을 구한다. 구한 전압이득을 비교하여 21장 다단증폭회로의 전압이득이 20장회로의 두 전압이득을 더한 것과 근사한지 이론적, 측정적 값을 비교한다.
12장 실험의 물성특성을 이용하여 FET A는 I_DSS=1.83mA,V_p=1.494V FET B는 I_DSS=1.81mA,V_p=1.438V 가 측정되었다. 위 측정값과 V_(GS(측정))=0.42V를 이용하여 전압이득 FET A(4.15) FET B(4.2) 를 구할 수 있었습니다. 오실로스코프를 이용한 전압이득 FET A의 전압이득 또한 4배로 이론값과 근사한 전압이득을 보여주었습니다. FET A, B의 CS 증폭기 전압이득을 구한 뒤 두개의 FET을 모두 사용하여 다단 증폭기를 구현했습니다. 구현결과 다단 증폭기의 전압이득은 19.3으로 이론값 17.43보다 1.87의 큰 오차를 보여주었습니다.

참고 자료

없음