"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 441-460 / 2,110건

광운대학교 전기공학실험 실험1. 기본 논리게이트 예비레포트 [참고용]

. 기본 논리게이트: 디지털 논리 회로에서 논리변수의 입력과 논리변수 출력간의 함수적 관계 기본 단위를 논리게이트(gate)라고 한다. 논리게이트는 AND, OR, NOT ... 1. 실험 명실험 2. 기본 논리게이트2. 실험 개요AND, OR, NOT, NAND, NOR, XOR 게이트의 기본 동작 원리 논리함수를 이해하고 실제 사용되는 기본 논리게이트 ... IC에 대해 익힌다. 또한 기본 논리소자를 사용하여 간단한 회로를 구성하고 측정하며, open-collector 타입의 IC의 사용법과 특성에 대해 숙달한다.3. 이론 조사3-1

리포트 | 10페이지 | 1,500원 | 등록일 2023.12.29 | 수정일 2024.01.01

다운로드 장바구니
판매자 표지

[전자공학응용실험] Common Gate Amplifier and Source Follower 예비레포트

and common gate amplifier.5. References단계별로 배우는 전자회로실험Microelectric_circuit.sedra/smith6 ... Source Follower & Common Gate Amplifier1. ObjectIn the source follower experiment, we will examine ... voltage gain and characteristics of the amplifier. After that, through common gate amplifier experiment

리포트 | 6페이지 | 2,500원 | 등록일 2022.12.19

다운로드 장바구니
반도체 공정 레포트 - high-k(학점 A 레포트)

High-k dielectrics목차High-k dielectrics 이란Dram capacitorMOSFET gate oxide주의점 및 요구조건High-k ... dielectrics 이란High-k dielectric은 집적회로를 구성하는 MOSFET, FINFET 등의 transistor에 사용되는 물질 중 하나이다. 절연체가 전기장 내에 놓이게 되 ... transistor에는 dielectric이 사용된다. dielectric은 전극과 실리콘 사이를 전기적으로 차단하는 절연체의 역할을 한다. 또한, gate로부터 일정 크기 이상의 전압

리포트 | 10페이지 | 2,000원 | 등록일 2022.12.29

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서9

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험9 ... . Counter1) 실험목적1. 2진 시스템에서의 2진 카운터에 대해 이해한다.2. 2진 시스템에서의 숫자표시 회로를 구성하고 확인한다.3. 카운터를 이용한 인코딩과 디코딩의 코드 ... 변환동작의 원리와 특성을 이해한다.2) 실험이론※ 카운터 (Counter): 클럭에 의해서 동작할 때 수나 상태의 시퀀스를 통해서 나타낼 수 있는 논리 회로를 말한다.2진 계수 회로

리포트 | 6페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
MOSFET 응용회로 및 주파수 특성 결과보고서

전자회로응용 및 물성실험결과보고서전기공학과 2017732038실험 회차: 5실험 명: MOSFET 응용회로 및주파수 특성실험 5 MOSFET 응용회로 및 주파수 특성I. 개요 ... Field Effect Transistor(FET)의 일종인 MOSFET의 응용 회로들을 구성해보고, 증폭기에서 주파수 특성에 대해 공부한다.2. 실험기기테스터, 오실로스코프, 함수 ... Ω 1개, 1kΩ 1개, 330kΩ 1개, 1MΩ 1개3. 실험결과(1) 그림 2(a)의 스위칭 회로를 결선하고 함수발생기의 전압 (게이트 입력 전압)을 0으로 한 상태에서 E

리포트 | 6페이지 | 2,000원 | 등록일 2021.09.25

다운로드 장바구니
10. PMOS의 특성곡선과 Family Curve 확인하기

로 시뮬레이션 결과 출력위의 회로도처럼 회로를 구성한 뒤, V3즉 SOURCE-GATE간의 전압을 X축으로하여 SOURCE에 흐르는 전류의 크기를 확인해보자. (DC SWEEP 0~3.3 ... 에 흐르는 전류의 크기가 점점 증가하는 시뮬레이션결과를 확인해 보았다. PMOS를 이용하여 적절히 회로를 구성하여 X축의 전압이 점점 증가하면서 PMOS가 TURN ON되면서 전류 ... 페이지 문제1의 1번을 따라해보자.2. 과제 내용1. PMOS의 특성곡선 시뮬레이션다음과 같이 회로를 구성한다.2. 시뮬레이션(1)- Log scale과 Linear scale

리포트 | 5페이지 | 2,000원 | 등록일 2020.09.22

다운로드 장바구니
다치 논리 함수 연산 알고리즘에 기초한 MOVAG 구성과 T-gate를 이용한 회로 설계에 관한 연구 (A Study on the Constructions MOVAGs based on Operation Algorithm for Multiple Valued Logic Function and Circuits Design using T-gate)

MOVAG의 구성 알고리즘과 입력행렬선정 알고리즘을 제안하고 T-gate를 사용하여 다치 논리 회로를 설계, 모의 실험을 통해 그 결과를 검증하였다. In this paper, we ... 의 함수에서 회로 설계까지 많은 처리시간과 노력이 요구되므로 본 논문에서는 MDD의 단점을 보완하여 데이터 처리시간의 단축과 적은 복잡도를 갖도록 MOVAG를 설계하였다. 또한 ... input matrix selection algorithm and we designed the multiple-valued logic circuit using T-gate and

논문 | 11페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
광운대학교 전기공학실험 실험8. 숫자표시기와 응용 결과레포트 [참고용]

라 하고, 데이터 시트를 살펴보면 싱크전류는 24/40mA이다.데이터 시트(근거 자료)6. 실험순서(1) 예비보고서 (1)항에 해당하는 회로를 7400 NAND gate IC ... 1. 실험 명숫자표시기와 응용2. 실험 개요7-세그먼트 표시기(7-segment display)라 불리는 숫자표시기의 구성원리를 이해하고 이를 구동하는 방법을 실습한다. 이때 ... 가 공통으로 묶인 공통캐소드형(common cathod)과 캐소드가 공통으로 묶인 공통아노드형(common anode)으로 나뉜다.숫자표시기 외형 숫자표시기 내부 회로3-1-1. 구동

리포트 | 9페이지 | 1,500원 | 등록일 2024.01.02

다운로드 장바구니
판매자 표지

기초실험1 7 segment counter 결과보고서(틴커캐드)

의 한 칸 간격은 2s로 설정해 실험을 진행했다. 아래는 실험결과를 나타낸다.아래는 구현한 회로의 Timing diagram을 나타낸다. 이를 확인하면 오실로스코프와 값이 대응 ... 결과보고서학 과학 년학 번조성 명전자공학과실험 제목7Segment_Counter실험 결과1. 7 segment: 7 segment decoder와 7 segment LED를 연결 ... 해 Decoder에 입력되는 이진수에 따라 대응되는 10진수의 표기를 LED를 통해 확인할 수 있었다. 입력은 0000부터 1111까지 실험을 진행했으며, 아래는 실험 결과

리포트 | 8페이지 | 1,000원 | 등록일 2023.03.12 | 수정일 2023.11.29

다운로드 장바구니
실습 6. 위상 제어 루프(PLL)

아날로그 및 디지털 회로설계 실습실습 6. 위상 제어 루프(PLL)소속담당교수수업 시간조번호조원실습 6. 위상 제어 루프(PLL)(조: 실험날짜: 보고서 제출날짜:)요약: 위상 ... . 실험결과2.1 위상제어 루프의 설계그림 6-2의 위상 제어 루프를 구성한다. (Op amp의 동작전원은 ±5V이고, Logic gate의 동작전원은 5V & GND이다.) 입력단 ... 제어 루프 회로를 구성하여 주파수 동기화의 원리를 이해하여 주파수를 변화시켜가며 동작주파수 대역을 확인하고, VCO에 포함된 커패시터의 용량을 변화시켜가며 동작 주파수를 확인

리포트 | 6페이지 | 1,000원 | 등록일 2023.10.17

다운로드 장바구니
기초전자회로실험_vending machine

과 G1은 입력한 돈이 구매할 수 있는 금액을 충족한 이후 구매해졌을 때 구매하였다는 신호를 LED로 연결하 실험 내용 1의 회로도는 다음과 같다. DIP switch를 통해서 S ... 0001111000000001010011010010001업자료의 회로를 첨부하였다. 회로를 설계할 때 개별 입력과, 핀번호는 첫번째 사진을 참고하면 된다.-전체 회로에 대한 실험 결과I. Bread Board 상에 구현 ... 된, Vending Machine 의 입력 부 / Core Logic / 출력(G1,G0 LED 및 C1,C0 의 7Segment)를 포함하는 전체 회로를 사진으로 캡쳐 하고 각 부분을 실험내용

리포트 | 11페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2022.07.18

다운로드 장바구니
MOS Capacitor 제작 및 분석 실험

2020/12/05Ⅰ. 서론집적회로(Integrated circuit, IC)의 개발로 많은 수의 Transistor, Capacitor 등이 한 개의 반도체 칩 안에 집적 ... 화 될 수 있게 되었다. 직접회로는 DRAM, Computer, Display 등 많은 분야에서 발전을 이루고 있다. 시작은 미국의 bell 연구소에서 이루어진 최초의 Ge를 이용 ... Gate층이고, Oxide는 Gate와 기판(Substrate) 사이의 절연층 역할을 한다. Semiconductor 기판은 자유전자를 의도대로 조절할 수 있게 가해준 전압

리포트 | 22페이지 | 2,500원 | 등록일 2021.11.24

다운로드 장바구니
아주대학교 논리회로실험 / 4번 실험 Multiplexer & Demultiplexer 결과보고서

멀티 플렉서 1번 실험멀티 플렉서 1번 실험 회로 결선도 (예상)멀티 플렉서 1번 실험 스케메틱1. 필요한 소자를 준비하고 전원과 GND를 연결한다.2. 7404 소자의 1A, 2 ... 다. 멀티플렉서는 많은 입력을 단 하나의 출력으로 연결한다는 특징이 있다. 따라서 본 실험에서도 같은 결과가 나올 것이라 사전에 예상한 바 있다. 본 회로의 구성을 살펴보면 Enable 값 ... 면 상당히 간단하게 회로가 구성되어있음을 확인할 수 있다. 이는 후에 고찰에서 다루겠으나, 본 실험의 의의인 효율성이라는 점이 크게 두드러지는 것이라고 할 수 있다.영상에서 모든

리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
판매자 표지

기초실험2 project 결과보고서

결과보고서학 과학 년학 번성 명실험 제목PROJECT실험 목적MOSFET을 이용해 2 Stage common-source amplifier를 설계한다. 주어진 회로도를 바탕 ... 으로 회로를 구현해 높은 gain을 얻을 수 있도록 한다.실험 이론Common-source amplifierSource를 ground로 설정한 형태로, 회로는 아래 이미지와 같다. 아래 ... 은 (-gm1*(RD1||r01))(-gm2*(RD2||RL||r02))로 구할 수 있을 것이다.실험 결과왼쪽에 주어진 회로를 구현하고 이 회로에 small signal을 인가

리포트 | 5페이지 | 2,000원 | 등록일 2022.11.19 | 수정일 2023.11.29

다운로드 장바구니
정실, 정보통신기초설계실습2 13주차 결과보고서 인하대

ORCAD PSPICE실험결과Vgs, VDs 와 ID 의 관계회로도그림 SEQ 그림 \* ARABIC 1 : Vgs, VDs 와 ID의 관계확인을 위한 회로도우선 Vgs 와 ID ... 에 의해 정해진다. 실험회로에서는 로 총 4V의 전압이 걸린다. 따라서 Vgs 는 4V임을 알 수 있다. 이제 입력신호를 받으면 Vgs 는 4V를 중심으로 100mV의 진폭을 가진 s ... 그림 SEQ 그림 \* ARABIC 7 : CMOS inverter 회로도그림7의 회로도는 NOT gate를 구현한 회로도이다. 위쪽의 FET가 PMOS이고 아래쪽 FET가 NMOS

리포트 | 6페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
판매자 표지

전기및디지털회로실험 실험 6. 논리조합회로의 설계 결과보고서

전기및디지털회로실험 결과레포트 이름 : 학번 : 학과 : 담당교수 : 목차 실험 명2 실험 개요2 실험 결과2 결과 보고서13 실험 고찰14 실험명 실험 6. 논리조합회로의 설계 ... 함으로서 논리회로를 다루는 능력을 키운다. 3. 실험 결과 * 실험 2에서와 같이 실험과정은 스위치를 사용하고 출력은 트랜지스터에 의해 구동되는 led로 표시되도록 한다. * 실험 지시사항 ... 1 0% -실험 3번 문항 결과분석 예상한 신호와 LED의 점등값이 일치했다. (4) 예비보고서 4항의 회로를 결선하고 그 결과가 설계요구조건에 부합하는지 확인하라. *실험 4번

리포트 | 15페이지 | 1,000원 | 등록일 2024.03.12 | 수정일 2025.02.19

다운로드 장바구니
서강대학교 디지털논리회로실험 레포트 6주차

6주차 결과레포트Flip-flops and register1. 실험제목: flip-flops and register2. 실험 목적:1) flip-flop의 종류를 파악하고 각각 ... imulation 기능에 대해 배운다.3. 이론1) sequential 회로 : 순차 논리 회로(sequential)는 그 출력이 현재 입력 뿐만 아니라 이전 상태들의 영향을 받 ... 는 논리회로를 말한다. 순차 논리회로에서 한 시점에서의 상태는 이전 과정들을 포함하며 이를 근거로 이후의 동작이 결정된다. 상태들의 변화는 clock이라 불리는 신호에 의해 지정

리포트 | 19페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
16진 동기 및 비동기 카운터 설계

한 회로도를 설계한다.3) 동작 검증을 위한 실험 방법 및 절차를 만든다.4) 실험을 통해 동작 결과를 검증한다.5) 실험 결과를 바탕으로 결과 보고서를 작성한다.3. 실험 이론1 ... 습니다. 또한 동기식 카운터와 얼추 비슷한 회로를 갖지만, 7476에는 NOT이달려있지 않아 16진 비동기식 Up 카운터를 구성하기 위해서는 NOT Gate를 사용해야 한다는 것 ... 구분실험 제목조학번이름설계 316진 동기 및 비동기 카운터21. 실험 조건TTL IC(SN7400, SN7476, SN7490)를 이용하여 구현한다.2. 설계 과정비동기 및 동기

리포트 | 3페이지 | 1,500원 | 등록일 2020.10.10

다운로드 장바구니
판매자 표지

(22년) 중앙대학교 전자전기공학부 전자회로설계실습 예비보고서 8. MOSFET Current Mirror 설계

2개저항 1kΩ 4개설계실습 계획서3.1 단일 Current Mirror 설계그림 1의 회로와 같이 Current Source에서 , 로는 2N7000(Fairchild)을 이용 ... 를 자세히 적어서 제출한다. (Gate Threshold Voltage와 On-Stage Drain Current 이용)이고, VGS=4.5V, Vt=2.1V일 때 ID=600mA이 ... 은 drain에서의 전압이 커진다는 것이고, drain에서의 전압이 VCC를 넘지 않는 선까지 RL값을 줄여도 괜찮다.(D) IO=IREF=10mA인 전류원을 OrCAD로 설계하여 회로도

리포트 | 4페이지 | 1,000원 | 등록일 2023.02.12

다운로드 장바구니
[A+][중앙대학교 전자회로설계실습] 실습8 MOSFET Current Mirror 설계 예비보고서

전자 회로 설계 실습설계 실습 8. MOSFET Current Mirror 설계과목명전자회로설계실습담당교수제출일2021.05.16작성자3.1 단일 Current Mirror 설계 ... * 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.그림 1의 회로와 같이 Current Source에서M _{1,} M _{2}로는 2N7000 (Fairchild ... (W/L)을 구한다. 사용한 수식 및 수치를 자세히 적어서 제출한다.(Gate Threshold Voltage와 On-stage Drain Current 이용)⇒Data Sheet

리포트 | 6페이지 | 1,000원 | 등록일 2022.04.15 | 수정일 2022.04.20

다운로드 장바구니

이전10개 18 19 20 21 222324 25 26 27 다음10개

파워링크

신청하기