"VHDL code"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl 세계 시계 7segment 회로 개수 fpga 프로젝트 vhdl 사각형 vhdl 스탑워치 vhdl calculator

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL code" 검색결과 241-260 / 517건

서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06_Pre

Simulation Result를 확인하면, clk1 or clk2가 발생할 때마다 output a or b가 변하는 것을 볼 수 있다. 따라서 코드를 넣고 하드웨어를 동작시키면 bus ... _in의 값을 q[3]에 넣어주는 것이다. 따라서 하드웨어에 코드를 넣고 동작시킨다면, bus switch 2를 올린 상태에서 button switch 1을 누를 때 ... , Register and SIPO, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.Flip-flop, Wikipedia.

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
결과보고서 #8

목표순차회로에 대한 기본개념을 이해하고 조합회로와의 차이점을 이해할 수 있다. 또한 순차회로 중레지스터에 대해 이해하고 많은 기능들이 있는 범용 레지스터를 VHDL을 이용해 설계 ... 이동이 수행된다.10왼쪽 자리 이동이 수행된다.11병렬 입력이 수행된다.2) 소스 코드3) 테스트 벤치 코드4) Wave Form5) 결과 분석? 소스코드-> 레지스터 내부에서 직렬 ... 음으로 riging clock에서 동작을 하는 코드와 동작을 수행할 때 S값에 따라 선택된 동작을 수행 할 수 있도록 if 문으로 나눠 각각의 상황에 따라 지정된 동작을 수행

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
반도체별 동향

또는 코드를 ISP(IP Service Provider)를 통해 도입하고 설계자는 이를 자신의 설계에 포함하고, 일부 특화된 기능만을 코딩하는 수고만으로도 복잡한 기능의 시스템 ... 으로 승인. 2009 년 IEEE1364(Verilog)와 통합Accellera반도체설계VHDL(IEEE1076)- 하드웨어 기술언어인 VHDL 에 관한 표준 정의VIVerilog

Non-Ai HUMAN
| 리포트 | 20페이지 | 3,000원 | 등록일 2018.05.30

다운로드 장바구니
VHDL를 이용한 FSM 설계 및 키트 사용법

의 예로 “7”같은 경우는 “11100000”으로 표현해주면 된다- 7-Segment의 code가 완성되면 각 segment에 맞는 pin값을 설정해 주어야 한다.옆에 표와 값 ... : out STD_LOGIC_VECTOR (2 downto 0));end bin_gray_cnt;( VHDL Modual - File name : "bin_gray_cnt

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2010.05.27

다운로드 장바구니
4-bit Right Shift Register

bit shift register의 동작원리와 기능을 이해한다. vhdl code안에서 process문과 if문이 어떻게 쓰이는지도 알아본다. ISE프로그램을 이용하여 4 bit ... register이므로 데이터를 오른쪽 방향으로 쉬프트 하는 vhdl 코드를 설계한다.② Describe how do you solve the problem.4bit right shift 이 ... begin~end모든 vdhl코드들은 위와 같은 구조를 갖는다. entity의 port안에는 모듈의 input과 output을 type과 함께 선언한다. architecture에는 실행

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2011.06.06

다운로드 장바구니
결과보고서 #5

목표멀티플렉서와 산술 논리 연산 장치의 기본개념에 대해 이해한다. 이것들을 VHDL의 Subprogram 문법인 function과 procedure를 이용해 설계할 수 있 ... 110Y = A xor BXOR111Y = not ANOT2) 소스 코드3) 테스트 벤치 코드4) Wave Form5) 결과 분석- 8가지 기능을 가진 ALU를 case문을 사용 ... 1) 기능표S _{1}S _{0}논리식사용00Y = A + B함수01Y = A - B프로시져10Y = B - A프로시져11Y = "-----"·2) 소스 코드3) 테스트 벤치 코드

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
VHDL STOPWATCH 설계보고서, QUARTUS STOPWATCH 설계보고서

VHDL 이용한 STOPWATCH 설계 과제1.설계 목적-VHDL사용법과 VHDL의 코드구조인 계층구조를 익히고 설계해본다.2.설계과정≪ VHDL 소스코드를 계층 구조로 표현하기 ... 위한 블록도 구상도 ≫VHDL 코드는 1개의 TOP모델과 3개의 SUB모델 1개의 테스트벤치 총 5개의 파일로 구성되어 있습니다.1 TOPMODEL : stopwatch2

Non-Ai HUMAN
| 리포트 | 16페이지 | 5,000원 | 등록일 2014.02.28

다운로드 장바구니
[7주차] FSM

가 적어질 수 있는 Moore Machine을 사용할 예정이다.가. Grey Code0) What is the Grey code?일반적으로 우리가 사용하는 2진수 표현법은 LSB가 1 ... ode이다. Grey code로의 변환, 혹은 binary code로의 변환은 강의노트 21page를 보면 상세하게 나와 있으며 4bit의 이진수에 대한 binary code ... 와 grey code는 아래와 같다.DecimalBinary codeGrey codeGrey(3bit)000000

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2012.06.30

다운로드 장바구니
02 논리회로설계실험 결과보고서(전,반가산기)

논리회로설계 실험 결과보고서 #2실험 2. 반가산기와 전가산기 설계1. 실험 목표VHDL을 이용하여 반가산기와 전가산기를 설계한다.각 게이트를 설계 할 때, 동작적 모델링과 자료 ... ) 진리표, 논리식입 력출 력AB합(S)자리올림(C)*************101표1. 반가산기의 진리표반가산기 논리식S = A'B + AB' = ABC = AB2) 소스코드동작 ... 적 모델링자료 흐름 모델링3) 테스트 벤치 코드4) Wave Form(1) 동작적 모델링 결과(2) 자료 흐름 모델링 결과5) 결과 분석if 문을 이용, 두 입력중 하나의 입력이 1일

Non-Ai HUMAN
| 리포트 | 9페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
한화 테크윈 합격 자소서

에서는 VHDL의 기초 문법과 그 문법을 활용하는 방법을 주로 배우는 수업 이였습니다. 학기 마지막에 실시한 이 프로젝트는 수업에서 배운 문법을 이용하여 전자시계를 VHDL 프로그램 ... 코딩으로 구현 하는 것 이였습니다. 항상 차고 다니던 전자시계가 코드로 만들 때는 정말 손이 많이 간다는 것을 알았습니다. 그리고 팀원들과 함께 전자시계에 들어가는 코딩을 했 ... 코드를 완성 시켰습니다. 논리회로설계실험을 수강하면서 복습, 예습을 열심히 해서 중간, 기말 시험, 프로젝트를 통합하여 반에서 1등을 하게 되었습니다.4. 제 인생의 롤모델

Non-Ai HUMAN
| 자기소개서 | 2페이지 | 3,000원 | 등록일 2016.11.04

다운로드 장바구니
HDL설계과제

하는 VHDL 코드를 보이고, 테스 트벤치와 시뮬레이션 결과를 보이시오.-VHDL 코드-entity hw1 is Port ( a : in STD_LOGIC_VECTOR (3

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
[디지털시스템][VHDL] clock-MODE-GEN 설계

Init-state를 S0, 시간 모드의 시간 증가가 S1, 날짜 모드의 초기 상태가 S3라고 하면 아래와 같이 coding하면 된다.when 0 => if((SW1 & SW2) = "01") then Next_State ... machine에 대한 이해가 필요하다. 그리고 추가로 주어진 INCREASE Generator를 설계하기 위해 이 회로의 작동에 대한 이해가 필요하다. 그리고 전체 회로를 VHDL

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,500원 | 등록일 2014.05.07

다운로드 장바구니
Xilinx IP core의 설계 및 VHDL의 기초 설계법

\* ARABIC 8 Check Syntex다음은 4bit count를 생성하기 위한 VHDL 코드이다.library IEEE;use IEEE.STD_LOGIC_1164.ALL;use ... declaration if instantiating---- any Xilinx primitives in this code.--library UNISIM;--use UNISIM ... Xilinx IP core의 설계 및 VHDL의 기초 설계법목 차 TOC \o "1-2" \h \z \u HYPERLINK \l "_Toc184483310" 1.서론

Non-Ai HUMAN
| 리포트 | 29페이지 | 3,000원 | 등록일 2012.03.14 | 수정일 2017.02.24

다운로드 장바구니
서강대학교 디지털회로설계 설계2 8bit Multiplier

한다. ② 전 단계에서 만든 test vector를 포함하는 test bench code를 작성한다. ③ Test bench code는 Modelsim을 사용해 시뮬레이션 ... multiplier를 설계한다. 입출력으로 8-비트의 입력과 16-비트 출력을 가지도록 한다. ※ 주의사항 ① VHDL언어를 사용하여 설계한다. ② 각 논리 게이트는 특정 지연 시간을 갖

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,500원 | 등록일 2013.04.12 | 수정일 2014.01.03

다운로드 장바구니
(디지털시스템설계)VHDL RS_Latch

에 대한 VHDL 코드를 구하시오 단. 새 project를 생성하고, 작성된 코드의 synthesis 후 결과 log 파일 화면을 캡쳐 하여 보고서에 삽입하시오.3. RS ... 때 할당된 pin 번호 밑 jump cable 구성의 구성을 표시하시오.5. RS Latch 의 Emulation 결과를 보이시오.(화면 캡쳐)A. RS Latch 의 VHDL c ... instantiating---- any Xilinx primitives in this code.--library UNISIM;--use UNISIM.VComponents.all;entity

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2010.12.01

다운로드 장바구니
디지털 회로설계 고속 동작 덧셈기 설계

구조들을 익히며(여기서는 CLA, CSA) combinational circuit의 설계 흐름을 숙지한다. 또한 VHDL을 사용해 덧셈기를 설계함으로써 VHDL의 coding 방법

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2013.02.11

다운로드 장바구니
아주대 논리회로실험 설계 8by8 multiplier 결과보고서

구현된 FPGA 시스템안으로 VHDL 코드 uploading 방법 소개 및 실제 구현 데모1주차 교육 일정은 ‘간단한 덧셈기 VHDL 코드 생성’ 하고 FPGA 업로딩 방법에 대하 ... 방안vhdl이란 언어를 처음 접하여서 여러 관련 도서를 이용하여 공부하느라 상당히 오랜 시간을 보냈다. 또한 우리가 선택한 알고리즘을 코드로 표현하는 것이 상당히 힘들었다. 우선 ... 였다.3) 3주차- 우리가 선택한 알고리즘에 대하여 구두테스트를 진행 하였다.- 완성한 VHDL코드를 Quartus 프로그램을 이용하여 FPGA board에 Uploading

Non-Ai HUMAN
| 리포트 | 18페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
05-논리회로설계실험-예비보고서

아서 N bit의 2진 코드로 해독하는 디코더와 N bit의 2진 코드를 받아 2 bit로 부호화 하는 회로를 VHDL을 이용하여 설계할 수 있다.2. 예비 이론(1) 1비트 비교기- ... 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 4. 8논리회로설계 실험 예비보고서 #5실험 1. 조합회로 설계1. 실험 목표2 bit의 코드를 받

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
VHDL을 이용한 digital watch 설계

우 경 제1. 실습명 : Digital Watch2. 실습 목표? 계층구조를 사용하여 디지털시계를 VHDL로 구현하고 DE2 보드동작을 확인한다.? VHDL로 설계한 코드 ... signal, port map을 선언한다. component를 해줄때에는 그 이름이 하위디자인에서의 Entity와 같아야만 한다 그렇지 않으면 오류가 발생한다.VHDL 코드는 길 ... 가 났었다 그래서 B=> not Key xxx 과 같이 코드를 바꾸었더니 컴파일이 성공하였다.6. 결론? 계층구조를 사용하여 디지털시계를 VHDL로 구현하고 DE2 보드동작을 확인하였으나있었다.

Non-Ai HUMAN
| 리포트 | 19페이지 | 2,000원 | 등록일 2014.05.31 | 수정일 2014.06.02

다운로드 장바구니
VHDL을 이용한 IR리모컨 구현및 시뮬레이션과 데모

Code, Data Code의 정의code의 값이란 버튼을 눌렀을때 정의되는 각 버에에 대응하는 코드값을 말한다.커스텀 코드에 대한 값은 아래와 같다. 커스텀 코드가 발생할 때 0 ... )요 약IR 리모컨 송신부의 동작 원리를 이해하고 VHDL 코드를 이용하여 이를 작성한다.주어진 키트를 이용하여, FPGA에 프로그래밍하여 송신 회로를 완성한다.버튼을 눌러 수신기 ... 가 제작할 리모컨은 TC9012로써 삼성전자 TV 제품에서 사용되는 포맷 형식이다.이 포맷 형식을 이해하고 최종적인 목표는 VHDL코드로 이 포맷형식을 구현하고 키트에 프로그래밍 하

Non-Ai HUMAN
| 리포트 | 11페이지 | 4,000원 | 등록일 2010.12.27

다운로드 장바구니

이전10개 8 9 10 11 121314 15 16 17 다음10개

파워링크

신청하기